计算机组成与结构复习资料.ppt

1、LOGO计算机组成与结构计算机组成与结构期末复习期末复习考查形式和内容考查形式和内容考试形式闭卷笔试，110分钟考试题型填空题：1空20分20分单项选择题：1分1010分简答题：210分20分计算题：10分330分设计题：20分120分成绩计算考试成绩70%+平时成绩(含实验）30%总线总线 CPU M 接口接口I/O设备设备 建立整建立整机概念机概念两个两个层次层次两个两个方面方面CPU整体概念整体概念硬件系统整机概念硬件系统整机概念逻辑组成逻辑组成工作机制工作机制第一章计算机系统概论计算机系统的层次结构第第5层层编译程序编译程序高级语言层高级语言层第第4层层汇编程序汇编程序汇编语言层汇编语

2、言层第第3层层操作系统操作系统操作系统层操作系统层第第2层层微程序微程序机器语言层机器语言层第第1层层微指令直接由硬件执行微指令直接由硬件执行微程序设计层微程序设计层第三章运算方法和运算部件知识要点：编码、定点数一位乘除法、浮点数加减法运算重难点：编码、定点数一位乘除法、浮点数加减法运算各种编码的比较相同点：1、三种编码（原码、反码、补码）的最高位都是符号位。2、当真值为正时，三种编码的符号位都用0表示，数值部分与真值相同。即它们的表示方法是相同的。3、当真值为负时，三种编码的符号位都用1表示，但数值部分的表示各不相同，数值部分存在这样的关系：补码是原码的“求反加1”(整数)，或者“求反末位加

3、1”(小数)；反码是原码的“每位求反”。4、它们所能表示的数据范围基本一样，-2nX2n(整数)或-1X1(小数)，补码多表示一个数-2n(整数)或-1(小数)。区别：在于对负数的表示方法有所不同。2.4二十进制编码原理1、二十进制的编码都采用压缩的十进制串的方法，即四个二进制位的值来表示一个十进制数码。2、各种编码的区别在于选用哪十个状态。选择的原则是：要考虑输入和输出时转换方便；内部运算时，加、减运算规则要尽量简单；在特定场合，可能有其它一些要求。3、从每个二进制位是否有确定的位权区分，可把二十进制编码分为有权码和无权码。2.4二-十进制有权码（1/2）对于有权码，将每位的数码与相应的位权

4、相乘，再求和，就可以得到它所代表的十进制数值。8421码实现加、减运算时的修正规则：（1）4位一组二进制数，两个8421码表示的数相加之和等于或小于1001，即十进制的9时，不需要修正，在各组内，二进制代码相加，仍遵循“逢二进一”的规则。（2）4位一组二进制数，两个8421码相加结果大于1001（即十进制9）时，则应该对该组的4位进行“加6修正”，使它向高一组产生进位。（3）4位一组二进制数，两个8421码相加结果大于或等于10000（即十进制16），而向高一组进位时，则应该对该4位进行“加6修正”。2.4二-十进制有权码（2/2）编码方法：8421码，2421码、5211码、4311码和84

5、-2-1码(四位二进制位的位权分别为8、4、-2、-1)等。其最方便使用的共同特点为：(1)对于2421码、5211码、4311码，任何两个十进制数位，采用这三种编码的任何一种编码，它们相加之和等于或大于10时，其结果的最高位向左产生进位，小于10时则不产生进位。这一特点有利于实现“逢十进位”的计数和加法规则。(2)对于2421码、5211码、4311码和84-2-1码，任何两个十进制数位，采用这四种编码的任何一种编码，它们相加其和等于9时，即它们的二进制编码位互为反码，则其结果的四个二进制位一定是1111，能较好地体现十进制的按9取补与二进制的按1取补的对应关系，这对减法很有用。2.4二十进

6、制无权码（1/2）无权码中，用的较多的是余3码(Excess-3code)和格雷码(Graycode)，格雷码又称循环码。1.余3码（1）余3码是在8421码的基础上，把每个代码都加上0011而形成的。（2）普通8421码的加法器仍能为余3码加法器直接利用，具体规则如下：（A）若两个十进制数的余3码相加，如果结果不产生进位，则从所得和值去减0011，便得十进制位和的余3码。（B）若两个十进制数的余3码相加，如果结果有进位，则其进位正确，但需将所得和值加上0011，才求得十进制数和的余3码。2.4二十进制无权码（2/2）2.格雷码（1）格雷码的编码规则是使相邻的两个代码，只有一个二进制位的状态不

7、同，其余三个二进制位必须有相同状态。（2）优点：从一个编码变到下一个相邻编码时，只有一个位的状态发生变化，有利于保证代码变换的连续性。在模拟/数字转换和产生节拍电位等应用场合特别有用。数据校验码1、数据校验的实现原理：数据校验码是在合法的数据编码之间，加进一些不允许出现的(非法的)编码，使合法的数据编码出现错误时成为非法编码。这样就可以通过检测编码的合法性达到发现错误的目的。2、码距：指任何一种编码的任两组二进制代码中，其对应位置的代码最少有几个二进制位不相同。奇偶校验码1、码距=22、奇偶校验码：它是在被传送的n位信息组上，加上一个二进制位作为校验位，使配置后的n+1位二进制代码中1的个数为

8、奇数(奇校验)或偶数(偶校验)。例：数据奇校验编码偶校验编码0000000010000000000000000001110101001110101101110101其中，最高一位为校验位，其余低八位为数据位。3、奇偶校验码只能检测出数据代码中一位出错的情况，但无法判断差错所发生的位置。常用于存储器读写检查，或ASCII字符传送过程中的检查。海明校验码（1/8）1原理在数据位中加入几个校验位，将数据代码的码距均匀地拉大，并把数据的每个二进制位分配在几个奇偶校验组中。当某一位出错后，就会引起有关的几个校验位的值发生变化，不但可以发现错误，还能指出是哪一位出错，为进一步自动纠错提供依据。2编码规则若

9、海明码最高位号为m，最低位号为1，即HmHm-1H2H1，则海明码的编码规则是：（1）校验位与数据位之和为m，每个校验位Pi在海明码中被分在位号2i-1的位置上，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。（2）海明码的每一位位码Hi（包括数据位和校验位）由多个校验位校验，其关系是被校验的每一位位号要等于校验它的各校验位的位号之和。循环冗余校验码（1/7）1CRC的编码方法n是有效数据信息位位数，r是校验位位数。总长k=n+r位，称（k，n）码。设待编码的有效信息以多项式M(x)表示，将M(x)左移r位得到多项式M(x)Xr，使低r位二进制位全为零，以便与r位校验位拼接。使用

10、多项式M(x)Xr除以生成多项式G(x)，求得的余数即为校验位。为了得到r位余数(校验位)，G(X)必须是r+1位的。算术运算(1)所有数据都是用二进制数位形式来表示的。(2)在计算机内部数以编码形式即机器数来表示的。(3)机器运算用电子设备实现，电子设备规模有限，因而机器运算要解决运算方法、数据表示格式及数据长度的选取、规定等问题。(4)用计算机进行运算时，都要把复杂的运算，简化为一系列最基本的运算才能实现。计算机可以实现的基本运算有算术运算(加、减、乘、除等)和逻辑运算(与、或、异或等)。补码加减运算规则（1/2）溢出及处理：补码加减运算可能产生溢出，为判断溢出，采用变形补码形式判断溢出的

11、原则：以两位符号位表示数的符号。当两符号位不同时，溢出；两符号位相同时，无溢出。无论是否发生溢出，最高符号位代表真正的符号。变形补码的加减法，同样是两个符号位都看作数值位参加运算，最高符号位产生的进位丢掉。X+Y变补=X变补+Y变补X-Y变补=X变补+-Y变补例3-3X=0.1011，Y=0.0011，求X+Y补解：X变补=00.1011，Y变补=00.0011X+Y变补=00.1011+00.0011=00.1110X+Y补=0.1110补码加减运算规则（2/2）例3-4X=0.1011，Y=0.1001，求X+Y补解：X变补=00.1011，Y变补=00.1001X+Y变补=00.1011

12、+00.1001=01.0100运算结果的两符号位是01，不相同，发生溢出，因第一符号位是0，代表正数，这种溢出为“正溢出”。例3-5X=-0.1101，Y=-0.1010，求X+Y补解：X变补=11.0011，Y变补=11.0110X+Y变补=11.0011+11.0110=10.1001结果的两符号位是10，不相同，发生溢出，因第一符号位是1，代表负数，所以称这种溢出为“负溢出”。原码一位乘法算法描述设X原=Xs.Xn-1Xn-2XiX1X0=Xs.XvY原=Ys.Yn-1Yn-2YiY1Y0=Ys.Yv则乘积Z原=Zs.Zv=(XsYs).(XvYv)运算步骤(1)从乘数的最低位开始，用

13、乘数B的每个二进制位去乘被乘数A，若B的某个二进制位为1，则得位积A；如为0，则得位积0。(2)B的各位分别乘以A的所得的位积，因为位权不同，逐次向左移位，即在空间上按一定位数错开，这样逐位进行下去，直到乘数各位都乘完为止。(3)把经过移位对准的各次位积相加起来即得结果。原码一位乘法例题已知X=-0.1011，Y=0.1001，求XY原解：X原=1.1011，Y原=0.1001|X|=0.1011，|Y|=0.1001按原码一位乘法运算规则，求XY原的数值部分。|X|Y|=0.01100011，而Zs=XsYs=10=1最后求得XY原=1.01100011例题之原码一位乘法运算过程+）0.0

14、0 0 0 +）0.0 0 0 0 +）0.1 0 1 1 +）0.1 0 1 1 0.0 0 0 10.0 1 1 00.1 1 0 00.0 0 1 00.0 0 1 00.0 1 0 10.0 1 0 10.1 0 1 10.0 0 0 0右移一位得部分积右移一位得部分积Z4，乘数同时右移一位乘数同时右移一位右移一位得部分积右移一位得部分积Z3，乘数同时右移一位乘数同时右移一位右移一位得部分积右移一位得部分积Z2，乘数同时右移一位乘数同时右移一位右移一位得部分积右移一位得部分积Z1，乘数同时右移一位乘数同时右移一位Y1=1，加，加|X|Y2=0，加，加0Y3=0，加，加0Y4=1，加，加

15、|X|设部分积初值设部分积初值Z0=0操作说明操作说明乘乘 数数部部 分分 积积1 0 0 11 1 0 01 1 1 00 1 1 10 0 1 1低低 位位 积积高高 位位 积积例原码一位乘法运算过程例原码一位乘法运算过程定点除法运算定点除法运算原码除法算法原理&主要内容：原码一位除法主要内容：原码一位除法&两个原码表示的数相除时，商的符号由两数的符号两个原码表示的数相除时，商的符号由两数的符号“异异或或”求得，即同号时为正，异号为负。商的数值可由两数的求得，即同号时为正，异号为负。商的数值可由两数的绝对值相除求得。绝对值相除求得。原码一位除法原码一位除法-恢复余数法恢复余数法设被除数X原

16、=Xs.X1X2Xn除数Y原=Ys.Y1Y2Yn商Q原=Qs.Q1Q2Qn余数R原=Rs.R1R2Rn则它们之间有如下关系：X原=Y原Q原+R原其除法过程如下：符号处理：Zs=XsYs商的数值部分，变成两正数相除，即|X|/|Y|(|X|Y|)，每一步除法通过2Ri-|Y|(i=0,1,n，R0=|X|)进行比较：若2Ri-|Y|=Ri+10，即余数为正(Ris=0)，则商上“1”；若2Ri-|Y|=Ri+10，即余数为负(Ris=1)，则商上“0”。原码恢复余数法与笔算除法极相似，只是处理方法有些不同。（1）比较余数和除数的大小，计算机是通过用余数减去除数求得差值，然后通过差值进行判定。当差

17、值大于0时，商上1；当差值小于0时，商上0。（2）减去除数的运算，机器可用加上除数的补码机器负数的方式转换为加法运算。另外，当差值小于0时，商上“0”，不够减，多减去了除数，还必须加上除数，重新恢复原来的余数。（3）笔算中，每做一次减法，除数右移一位。例3-8X=-0.1001，Y=-0.1011，求X/Y原解：X原=1.1001，Y原=1.1011|X|=0.1001，|Y|=0.1011，-|Y|补=1.0101运算过程如下：所以，Qs=11=0X/Y原=Q原=0.1101R原=2-4R5=0.00000001例3-8原码恢复余数除法运算过程+）0 0.1 0 1 1+）1 1.0 1 0

18、 1 0 0.1 0 0 1 0 0.1 0 0 1R1恢复余数，+|Y|R0=X|+-|Y|补+-|Y|补+-|Y|补得R1 0，商上1余数左移一位+X补余数左移一位操作说明商Q上商（余 数）被 除 数0.0 0 0 00.0 0 0 00.0 0 0 10.0 0 1 00.0 0 0 0 +）1 1.0 1 0 1 0 0.1 0 0 1 0 1.0 0 1 0 +）1 1.0 1 0 1 0 0.0 1 1 1 0 0.1 1 1 00.0 0 1 10.0 1 1 0 +）1 1.0 1 0 1 0 0.0 0 1 1 0 0.0 1 1 0+-|Y|补得R3 0，商上1余数左移一位

19、 +）0 0.1 0 1 1 1 1.1 0 1 1恢复余数，+|Y|得R4 0，商上10.1 1 0 1原码一位除法原码一位除法-加减交替法原码加减交替法的规则：当余数为正时，商上1，余数左移一位，减除数绝对值得新余数；当余数为负时，商上0，余数左移一位，加除数绝对值得新余数。证明：若被除数为X，除数Y，当上商操作进行到第i位商数时，设余数为Ri，则有下式：Ri=2Ri-1+(-|Y|)（1）若Ri0，则该位商上“1”，下一步操作是：Ri+1=2Ri+（-|Y|）（2）若Ri0，表明ExEy若E0，表明Ex0时1/2S1对于SS-1理论上，S可等于-1/2，但-1/2补=11.1000，为了

20、便于判别是否是规格化数，不把-1/2列为规格化数，而把-1列入规格化数。-1补=11.000补码规格化的浮点数应有两种形式：00.1xxx11.0 xxx由此可知补码规格化的条件是：（A）若和或差的尾数两符号位相等且与尾数第一位相等，则需向左规格化。即将和或差的尾数左移，每移一位，和或差的阶码减一，直至尾数第一位与尾符不等时为止。（B）若和或差的尾数两符号位不等，即01.xxx或10.xxx形式,表示尾数求和(差)结果绝对值大于，向左破坏了规格化。此时应该将和(差)的尾数右移1位，阶码加，即进行向右规格化。4舍入（1）“0舍1入”法，即右移时丢掉的最高位为0，则舍去；是1，则将尾数的末位加1(

21、相当于进入)。（2）“恒置1”法，即不管移掉的是0还是1，都把尾数的末位置1。5.浮点数的溢出判断：由阶码判断是否溢出。设阶码数值部分取7位，符号位取2位，用补码表示，则能表示的最大阶码E补=001111111=127；最小阶码E补=110000000=-128；（1）小于-128，称为下溢：发生在左规时；用机器0表示（阶码、尾数全0）（2）大于+127时，称为上溢，这是浮点数的真正溢出置溢出标志，作中断处理总结：E补=01XXX为上溢，真正溢出，需做溢出处理。E补=10XXX为下溢，浮点数值趋于零，用机器零表示。例3.13x=0.11011001，y=-(0.1010)1011，求x+y=?

22、解：（1）对阶：假定两数在计算机中采用补码制，则x补=0001,00.1101Ex=0001y补=0011,11.0110Ey=0011 求阶差：E=Ex-Ey=0001+1101=1110，即E=-2，表示x的阶码Ex小于y的阶码Ey，阶差为-2，所以应使x的尾数右移2位，阶码加2，则x补=0011,00.0011，这时E=0，对阶完毕。（2）尾数求和（差）x和y对阶后的尾数分别为：Sx补=00.0011，Sy补=11.0110则Sx补+Sy补=00.0011+11.0110=11.1001x+y补=0011,11.1001（3）规格化和的尾数的两符号位相等，但小数点后的第一位也与符号位相等

23、,不是规格化数，需要进行左规，即向左规格化：尾数左移一位，阶码减，就可得到规格化的浮点数结果。x+y补=0010,11.0010第四章主存储器知识要点：主存储器的类型、主存储器的主要技术指标、主存储器的基本操作、静态存储器与动态存储器的区别（比如Dram需要刷新/再生）重难点：存储器容量的扩展专题：主存储器与专题：主存储器与CPU的连接的连接一、背景知识一、背景知识存储芯片简介存储芯片简介二、存储器容量扩展的三种方法二、存储器容量扩展的三种方法三、主存储器与三、主存储器与CPU的连接的连接一、背景知识一、背景知识存储芯片简介存储芯片简介存储芯片的引脚封装存储芯片的引脚封装1、位扩展、位扩展 从

24、字长方向扩展从字长方向扩展2、字扩展、字扩展 从字数方向扩展从字数方向扩展3、字位扩展、字位扩展 从字长和字数方向扩展从字长和字数方向扩展二、存储器容量扩展的三种方法二、存储器容量扩展的三种方法1 1、位扩展、位扩展要求：用要求：用1K4位的位的SRAM芯片芯片 1K8位的位的SRAM存储存储器器1 1、位扩展、位扩展容量容量=2108位位举例验证举例验证:读地址为读地址为0 的存的存储单元的内容储单元的内容1 1、位扩展、位扩展要点：要点：（1）芯片的地址线）芯片的地址线A、读写控制信号、读写控制信号WE#、片选信号片选信号CS#分别连在一起；分别连在一起；（2）芯片的数据线）芯片的数据线D

25、分别对应于所搭建的分别对应于所搭建的存储器的高若干位和低若干位。存储器的高若干位和低若干位。2 2、字扩展、字扩展要求：要求：用用1K位的位的SRAM芯片芯片 2K8位的位的SRAM存储器存储器2 2、字扩展、字扩展分析地址：分析地址：A10用于选择芯片用于选择芯片A9A0用于选择芯片用于选择芯片内的某一存储单元内的某一存储单元2 2、字扩展、字扩展容量容量=211 8位位举例验证举例验证:读地址为读地址为0的存的存储单元的内容储单元的内容读地址为读地址为10 0的存储单元的的存储单元的内容内容2 2、字扩展、字扩展要点：要点：（1）芯片的数据线）芯片的数据线D、读写控制信号、读写控制信号WE

26、#分别连在一分别连在一起起;（2）存储器地址线）存储器地址线A的低若干位连接各芯片的地址线的低若干位连接各芯片的地址线;（3）存储器地址线）存储器地址线A的高若干位作用于各芯片的片选的高若干位作用于各芯片的片选信号信号CS#。3 3、字位扩展、字位扩展需扩展的存储器容量为需扩展的存储器容量为MN位位,已有芯片的容量为已有芯片的容量为LK位位(LM,KN)用用M/L 组组 芯片进行字扩展芯片进行字扩展;每组内有每组内有N/K 个个 芯片进行位扩展芯片进行位扩展。1、根据、根据CPU芯片提供的地址线数目，确定芯片提供的地址线数目，确定CPU访存的地址范围，访存的地址范围，并写出相应的二进制地址码；

27、并写出相应的二进制地址码；2、根据地址范围的容量，确定各种类型存储器芯片的数目和扩、根据地址范围的容量，确定各种类型存储器芯片的数目和扩展方法；展方法；3、分配、分配CPU地址线。地址线。CPU地址线的低位（数量存储芯片的地地址线的低位（数量存储芯片的地址线数量）直接连接存储芯片的地址线；址线数量）直接连接存储芯片的地址线；CPU高位地址线皆参与高位地址线皆参与形成存储芯片的片选信号；形成存储芯片的片选信号；4、连接数据线、连接数据线、R/W#等其他信号线，等其他信号线，MREQ#信号一般可用作信号一般可用作地址译码器的使能信号。需要说明的是，主存的扩展及与地址译码器的使能信号。需要说明的是，

28、主存的扩展及与CPU连连接在做法上并不唯一，应该具体问题具体分析接在做法上并不唯一，应该具体问题具体分析 三、主存储器与三、主存储器与CPU的连接的连接例例1例例1：设：设CPU有有16根地址线，根地址线，8根数据线，并用根数据线，并用MREQ#作访存控作访存控制信号（低电平有效），用制信号（低电平有效），用R/W#作读作读/写控制信号（高电平为读，写控制信号（高电平为读，低电平为写）。现有下列存储芯片：低电平为写）。现有下列存储芯片：1K*4位位SRAM；4K*8位位SRAM；8K*8位位SRAM；2K*8位位ROM；4K*8位位ROM；8K*8位位ROM；及；及3：8译码器和各种门电路。译

29、码器和各种门电路。要求：主存的地址空间满足下述条件：最小要求：主存的地址空间满足下述条件：最小8K地址为系统程序区地址为系统程序区（ROM区），与其相邻的区），与其相邻的16K地址为用户程序区（地址为用户程序区（RAM区），区），最大最大4K地址空间为系统程序区（地址空间为系统程序区（ROM区）。区）。请画出存储芯片的片选逻辑，存储芯片的种类、片数请画出存储芯片的片选逻辑，存储芯片的种类、片数画出画出CPU与存储器的连接图。与存储器的连接图。解解解解：首先根据题目的地址范围写出相应的二进制地址码。：首先根据题目的地址范围写出相应的二进制地址码。解题解题第二步：选择芯片第二步：选择芯片最小最小8

30、K系统程序区系统程序区8K*8位位ROM，1片片16K用户程序区用户程序区8K*8位位SRAM，2片；片；4K系统程序工作区系统程序工作区4K*8位位SRAM，1片。片。第三步，分配第三步，分配CPU地址线。地址线。CPU的低的低13位地址线位地址线A12A0与与1片片8K*8位位ROM和两片和两片8K*8位位SRAM芯片提供的地址线芯片提供的地址线相连；将相连；将CPU的低的低12位地址线位地址线A11A0与与1片片4K*8位位SRAM芯片提供的地址线相连。芯片提供的地址线相连。第四步，译码产生片选信号。第四步，译码产生片选信号。例例2例例2：设有若干片设有若干片256K8位的位的SRAM芯

31、片，问如芯片，问如何构成何构成2048K32位的存储器？需要多少片位的存储器？需要多少片RAM芯芯片？该存储器需要多少根地址线？画出该存储器与片？该存储器需要多少根地址线？画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地址信的接口信号有地址信号、数据信号、控制信号号、数据信号、控制信号MREQ#和和R/W#。解：采用字位扩展的方法。解：采用字位扩展的方法。SRAM芯片个数：芯片个数：2048K/256K 32/8=32片片每每4片一组进行位扩展，共片一组进行位扩展，共8组芯片进行字扩展组芯片进行字扩展片选：该存储器需要片选：该存储器需要21条地址线条地址线A20A0，其

32、中，其中高高3位用于芯片选择接到位用于芯片选择接到74LS138芯片的芯片的CBA，低低18位接到存储器芯片地址。位接到存储器芯片地址。MREQ#：作为译码器的使能信号。：作为译码器的使能信号。例例3 教材教材P131 图图4.20例3例4用64K16位/片的SRAM存储器芯片设计一个总容量为256K32位存储器，CPU地址总线为A19A0(低位)，双向数据总线D31D0(低位)，读写控制信号为，芯片的片选控制信号为。请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。分析：用64K16位片的RAM存储芯片构成一个256K32位的存储器，所需的芯片数量为：(256K32)/(64K16)

33、=8片，每两片作为一组共4组，每组内采用位扩展法组成一个64K32的模块，4个64K32的模块按字扩展法构成256K32位的存储器。此存储器的容量为256K，需18位地址（218=256K），选用A17-A0作为地址线，A18,A19不用，各芯片的容量均为64K，需16位地址，用A15A0向每个芯片提供地址，Al6,A17通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：00,01、10,11，作为所有芯片的读写控制信号，D31-D0为32条数据线。64K1664K1664K1664K1664K1664K1664K1664K1

34、62-4D3116D150A150A17A16需的芯片数量为：(256K 32)/(64K 16)=8片，用A15A0向每个芯片提供地址，Al6,A17用于片选。第五章指令系统知识要点：指令格式、操作码的扩展、寻址方式、指令周期、精简指令系统、复杂指令系统重难点：指令格式、操作码的扩展、寻址方式、指令周期指令字长与扩展方法（1/3）一、操作码和地址码间的权衡（操作码有两种编码格式）1、固定格式：操作码长度固定，且集中放在指令字的一个字段中。2、可变格式：即操作码长度可变，且分散地放在指令字的不同字段中。二、扩展操作码1、要点：（1）操作码位数随地址码个数变化采取可变长度的类型；（2）指令间指令

35、码一定不重复；（3）根据需要灵活变通。2、比较假设一台计算机指令字长16位，操作码与地址码都为4位，如图所示。（1）方法一：固定格式，则最多可以设计16条三地址指令图10-3 阵列处理机结构AC1操作码OCAC3AC2（2）方法二：扩展操作码，具体方法如下：A、4位OC中用0000-1110定义15条三地址指令，留编码1111作为扩展标志与下一个4位组成一个8位操作码，引出二地址指令，则：B、（a）若将AC1全部用作2地址指令的OC，能再定义16条2地址指令；（b）8位OC中用11110000-11111110定义15条二地址指令，剩下的一个编码11111111与下一个4位组成一个12位的操作

36、码，引出一地址指令；（c）选1111000011111101共14条2地址指令，留11111110，11111111为扩展标志，再与AC2组合，以此类推。C、若选B（c），则可定义31条1地址指令，留一个编码111111111111为扩展标志，与下一个4位组成16位操作码，引出16条零地址指令；数据寻址方式1、立即寻址、立即寻址(Immediate Addressing）2、直接寻址、直接寻址(Direct Addressing)3、间接寻址、间接寻址(Indirect Addressing)4、寄存器寻址方式、寄存器寻址方式(Register Addressing)5、寄存器间接寻址方式、寄

37、存器间接寻址方式(Register Indirect Addressing)6、变址寻址（、变址寻址（Indexed Addressing）7、基址寻址、基址寻址(Based Addressing)8、相对寻址、相对寻址(Relative Addressing)9、堆栈寻址、堆栈寻址(Stack Addressing)第六章中央处理器知识要点：控制器的功能和组成、指令的执行过程、指令周期、机器周期、时钟周期、微程序、微指令、微程序控制器组成及工作原理重难点：控制器的功能和组成、指令的执行过程、指令周期、机器周期、时钟周期、微程序、微指令、微程序控制器组成及工作原理指令周期CPU每取出并执行一条

38、指令，都要完成一系列的操作，这一系列操作所需的时间通常叫做一个指令周期。更简单地说，指令周期是取出并执行一条指令的时间。指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期。而一个CPU周期时间又包含有若干个时钟周期（通常称为节拍脉冲或T周期，是处理操作的最基本单位）。计算机的程序执行过程实际上是不断地取出指令、分析指令、执行指令的过程。一、基本工作过程主要是指执行指令的过程。计算机执行指令的过程可以分为三个阶段：取指令；分析指令；执行指令。1、取指令(1)(PC)MAR，READ(2)(PC)+1PC(3)读操作（将MAR所指定的地址单元的内容读出）MDR，并发出MFC（Wait

39、forMFC）(4)(MDR)IR，指令译码器对操作码字段OC开始译码。一、基本工作过程2、分析指令(1)OC：识别和区分不同的指令类别；(2)AC：获取操作数的方法。例如，假设目前在IR寄存器中的指令是一条加法指令：ADD（R0），R1其中R0，R1是通用寄存器，事先由其它指令已送入了内容。分析指令阶段能得到两个结果：这是一条加法指令；源点操作数是寄存器间接寻址方式，操作数在内存中，有效地址是（R0），终点操作数是寄存器直接寻址方式，操作数就是R1寄存器的内容。一、基本工作过程又如，若目前在IR寄存器中的指令是一条减法指令：SUBD（R0），（R1）其中R0，R1是通用寄存器，事先由其它指令

40、已送入了内容。分析指令阶段能得到两个结果：这是一条减法指令；源点操作数是寄存器变址寻址方式，操作数在内存中，有效地址是（R0）+D，终点操作数是通用寄存器间接寻址方式，有效地址是R1寄存器的内容。一、基本工作过程3、执行指令执行指令阶段完成指令所规定的各种操作，具体实现指令的功能。F(IR，PSW，时序)微操作控制信号序列例如，ADD（R0），R1又如，SUBD（R0），（R1）若无意外事件（如结果溢出）发生，机器就又从PC中取得下一条指令地址，开始一条新指令的控制过程。计算机的基本工作过程可以概括地说成是取指令，分析指令，执行指令，再取下一条指令，依次周而复始地执行指令序列的过程。CPU的控

41、制方式控制器的控制方式：形成控制不同微操作序列的时序控制信号的方法。控制方式的分类：同步控制方式异步控制方式同异步联合控制方式一、同步控制方式1、含义：又称为固定时序控制方式或无应答控制方式。任何指令的执行或指令中每个微操作的执行都受事先安排好的时序信号的控制。2、每个周期状态中产生统一数目的节拍电位及时标工作脉冲。3、以最复杂指令的实现需要为基准。4、优点：设计简单，操作控制容易实现。缺点：效率低。二、异步控制方式1、含义：可变时序控制方式或应答控制方式。执行一条指令需要多少节拍，不作统一的规定，而是根据每条指令的具体情况而定，需要多少，控制器就产生多少时标信号。2、特点：每一条指令执行完毕

42、后都必须向控制时序部件发回一个回答信号，控制器收到回答信号后，才开始下一条指令的执行。3、优点：指令的运行效率高；缺点：控制线路比较复杂。4、异步工作方式一般采用两条定时控制线来实现。我们把这两条线称为“请求”线和“回答”线。当系统中两个部件A和B进行数据交换时，若A发出“请求”信号，则必须有B的“回答”信号进行应答，这次操作才是有效的，否则无效。三、同步，异步联合控制方式1、含义：同步控制和异步控制相结合的方式即联合控制方式，区别对待不同指令。2、一般的设计思想是，在功能部件内部采用同步式，而在功能部件之间采用异步式，并且在硬件实现允许的情况下，尽可能多地采用异步控制。一、微程序设计微程序控

43、制技术在现今计算机设计中得到广泛的采用，其实质是用程序设计的思想方法来组织操作控制逻辑。微程序控制技术被广泛应用的原因（1）物质基础：ROM（2）灵活性（3）提高了可靠性，可利用性及可维护性(简称RAS技术)，大大优化了硬件控制技术。（4）有利于机器设计时的仿真。也就是说，在M1机器上使用M2机器语言编写程序并运行，从用户角度来看，M1和M2无区别，要能做到这一点，只有机器具有控存CM的微程序设计结构才行。（5）其他微程序设计技术微程序控制方法与组合逻辑控制方法的差别（1）从实现方式上微程序控制：规整，增、删、改较容易组合逻辑控制：零乱且复杂，当修改指令或增加指令时非常麻烦，有时甚至没有可能。

44、（2）从性能上来比较在同样的半导体工艺条件下，微程序控制的速度比组合逻辑控制方式的速度低，这是因为执行每条微指令都要从控存中读取一次，影响了速度，而组合逻辑控制方式取决于电路延迟，因而在超高速计算机中，对影响速度的关键部分例如CPU，往往采用组合逻辑控制方法。近年来在一些新型计算机结构中如RISC结构，一般选用组合逻辑方法。（3）诊断能力微程序设计方法：诊断能力强组合逻辑控制：诊断能力弱二、基本概念1.控制字(CW)表征微操作控制要求的二进制字，称为控制字。2.微命令微命令：微程序控制中，微操作控制信号微操作：微命令在时序的配合作用下的操作过程。3.微地址和微指令微地址：存放控制字的单元地址。

45、微指令：具有微地址的控制字。4.微程序一系列微指令的有序集合构成微程序。5.微周期从控制存储器中读出一条微指令并执行相应操作所需要的时间。第七章存储系统知识要点：存储系统的层次结构、cache工作原理、虚拟存储器工作原理重难点：存储系统的层次结构、cache工作原理、虚拟存储器工作原理存储系统的层次结构存储系统的层次结构三级存储系统：三级存储系统：缓存缓存主存主存辅存辅存主存缓存层次主存缓存层次主存辅存层次主存辅存层次CPU高速缓存高速缓存Cache主存主存辅存辅存辅助硬件辅助硬件辅助硬件和软件辅助硬件和软件 一般来说：一般来说：“CacheCache主存主存”层次：层次：弥补主存速度的不足弥

46、补主存速度的不足 “主存辅存主存辅存”层次：层次：弥补主存容量的不足弥补主存容量的不足高速缓冲存储器Cache替换算法替换算法的目标是使Cache获得最高的命中率，就是让Cache中总是保持着使用频率高的数据，从而使CPU访问Cache的成功率最高,其算法如下：先进先出法（FIFO），替换最早进入Cache中的信息块，由于只考虑了历史情况，没有反映信息的使用情况，所以命中率不高。其原因是最先进来的信息块可能是经常用的块，反而被替换掉了。近期最少使用算法（LRU），替换近期使用最少的信息块。这就要求随时记录Cache中各块的使用情况，以便确定哪个字块是最近期最少使用的。由于近期使用少，未必是将来

47、使用最少的，所以，这种算法的命中率比FIFO有所提高，但并不最理想。Cache存储器的地址映象1、概念（1）地址映象：为了把信息放到Cache中，必须应用某种函数把主存地址映象到Cache中定位，称作地址映象。（2）地址变换：在信息按这种映象关系装入Cache后，执行程序时，应将主存地址变换成Cache地址。这个变换过程叫作地址变换。地址映象和变换是密切相关的。2、Cache的地址映象方式有：直接映象全相联映象组相联映象虚拟存储器虚拟存储器与一般的主存-辅存系统的本质区别：（1）虚拟存储器允许人们使用比主存容量大得多的地址空间来访问主存，非虚拟存储器最多只允许人们使用主存的整个空间，一般只允许

48、使用操作系统分配的主存中的某一部分空间。（2）虚拟存储器每次访问主存时必须进行虚、实变换，而非虚拟存储器系统则不必变换。虚拟存储器与Cache比较：（1）主存/Cache的访问“时间比”较小，典型的为10:1，每次传送的页较小；辅存/主存的访问“时间比”较大，典型的为100:11000:1，每次传送的页较大；（2）Cache未命中其间，处理器不改变任务，仍被等待从内存取数的进程占用；虚似存储器的功能与特点虚拟存储器是“主存外存”层次；使计算机的存取容量达到辅存的容量；使计算机存储速度接近主存的速度；使计算机整个存储系统的成本接近辅存的成本。主存外存层次的基本信息传送单位可采用三种不同的方案：段

49、、页或段页，这就形成了页式虚拟存储器段式虚拟存储器段页式虚拟存储器。第八章辅助存储器知识点：辅助存储器技术指标、磁记录原理、磁记录方式第十章输入输出系统知识点：输入输出设备的编址、I/O设备数据传送方式、中断、DMA、通道、外围处理机、总线、接口重难点：输入输出设备的编址、I/O设备数据传送方式、中断、DMA、总线、接口外部设备的编址方式1、统一编址、统一编址统一编址指外设接口中的I/O寄存器和主存单元一样看待，将它们和主存单元组合在一起编排地址；或者说，将主存的一部分地址空间用作I/O地址空间。这样就可以用访问主存的指令去访问外设的某个寄存器，因而也就不需要专门的I/O指令，可以简化CPU的

50、设计。微型机M6800和小型机PDP-11系列采用的就是统一编址方法。2、单独编址、单独编址为了更清楚地区别I/O操作和存储器操作，I/O地址通常与存储地址分开独立编址。这样，在系统中就存在了另一种与存储地址无关的I/O地址，CPU也必须具有专用于输入输出操作的I/O指令和控制逻辑。例如，广泛使用的Intel80 x86CPU就可以采用单独编址方法连接外设。I/O组织与外设接口1、I/O组织（1）概念：指计算机主机与外部设备之间的信息交换方式。（2）涉及问题：支持该方式的硬件组成，即相应的接口电路设计；支持该方式的软件配置，即相应的I/O程序设计。（3）组织方式：（A）程序查询式程序查询式（B