第5章 存储器系统设计.ppt

1、 1第第 5 章 存储器系统设计章 存储器系统设计 25.1 MCS-515.1 MCS-51 存储器系统配置存储器系统配置 MCS-51 单片机的存储器是一种将程序存储器单片机的存储器是一种将程序存储器 (ROM)、数据存储器（、数据存储器（RAM）分开寻址的哈佛）分开寻址的哈佛结构。它们在物理空间上是各自独立的，寻址范围结构。它们在物理空间上是各自独立的，寻址范围均为均为 64K 字节，参见图字节，参见图 2-12。31.片外三总线结构片外三总线结构 5.1.3 MCS-51 系统扩展功能P1 口口P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7PSENEARSTXTAL1

2、 XTAL2VCC +5VVSS GNDA8A15A0A7D0D774LS373ALE GEP0 口口P2 口口I/O 口口控控制制总总线线CB系统三总线结构系统三总线结构RXDTXDINT0INTlT0T1WRRD地址总线地址总线数据总线数据总线 4（1）地址总线）地址总线 AB 地址总线是单向的，宽度地址总线是单向的，宽度 16 位，寻址可达位，寻址可达 64 字节字节。地址总线由地址总线由 P0 口提供地址低口提供地址低 8 位位 A0 A7，P2 口提口提供地址高供地址高 8 位位 A8 A15。由于由于 P0 口是数据口是数据/地址复用线，只能分时用作地址线地址复用线，只能分时用作地

3、址线，故，故 P0 口输出地址低口输出地址低 8 位位,只能在地址有效时，由只能在地址有效时，由 ALE 的下降沿锁存到片外地址锁存器保持。的下降沿锁存到片外地址锁存器保持。P2 口具有输出锁存功能，不需外加锁存器便可保持地口具有输出锁存功能，不需外加锁存器便可保持地址高址高 8 位。位。P0 口和口和 P2 口作系统扩展的地址线后，便不能再作一口作系统扩展的地址线后，便不能再作一般般 I/O 口使用。口使用。5（2）数据总线）数据总线 DB 数据总线由数据总线由 P0 口提供，其宽度为位。口提供，其宽度为位。该口为三态双向口，是应用系统中使用最为频繁该口为三态双向口，是应用系统中使用最为频繁

4、的数据通道。单片机与外部交换的数据、指令、的数据通道。单片机与外部交换的数据、指令、信息，几乎全部由信息，几乎全部由 P0 口传送。口传送。通常系统数据总线上连有很多芯片，由地址译码通常系统数据总线上连有很多芯片，由地址译码信号控制的各个芯片片选控制线来选择究竟哪个信号控制的各个芯片片选控制线来选择究竟哪个芯片的数据有效。芯片的数据有效。6（3）控制总线 CB 控制总线是双向的，包括片外系统扩展用的控制线和片外信号对单片机的控制线。系统扩展用的控制线有 WRWR、RDRD、PSENPSEN、ALE、EAEA。WRWR、RD RD：用于片外数据存储器（RAM)的读/写控制。当执行片外数据存储器操

5、作指令 MOVX 时，这两个信号自动产生。PSEN PSEN：用于片外程序存储器（EPROM）“”的 读 控制，实际上就是取指或查表选通控制。当访问 EPROM 时不用信号。ALE：用于锁存 P0 口上地址低位的控制线。当 ALE由低变高时，P0 口上地址有效，ALE 的下降沿将该地址锁存到片外地址锁存器，并保持之。EA EA：用于选择片内或片外程序存储器。当时，只访：用于选择片内或片外程序存储器。当时，只访问外部程序存储器，不管片内有无程序存储器。因此，若问外部程序存储器，不管片内有无程序存储器。因此，若系统中采用系统中采用 80318031 外接外接 EPROMEPROM，则必须接地。，则

6、必须接地。72.总线驱动能力总线驱动能力 作为数据作为数据/地址复用总线的地址复用总线的 P0P0 口可驱动个口可驱动个 TTLTTL 门门电路，电路，P1P1、P2P2、P3P3 只能驱动个只能驱动个 TTLTTL 门电路。当门电路。当应用系统规模较大，超过其负载能力时，系统便不能应用系统规模较大，超过其负载能力时，系统便不能稳定可靠地工作。在这种情况下，系统设计时应增加稳定可靠地工作。在这种情况下，系统设计时应增加总线驱动器，以增强系统总线的驱动能力。常用的有总线驱动器，以增强系统总线的驱动能力。常用的有单向总线驱动器单向总线驱动器 74LS24474LS244、双向驱动器、双向驱动器 7

7、4LS24574LS245 等芯等芯片。片。85.2.2 5.2.2 常用程序存储 器芯片 1 1 EPROMEPROM 电路电路 （1）EPROM 的结构和特性 可擦可编程只读存储器可擦可编程只读存储器 EPROMEPROM，是一种掉电后信息不，是一种掉电后信息不会丢失的存储器电路。因而可作单片机应用系统的外会丢失的存储器电路。因而可作单片机应用系统的外部程序存储器。部程序存储器。常用的常用的 EPROMEPROM 芯片为芯片为 27642764、2712827128、2725627256、2751227512等，这些芯片的窗口在专用的紫外线灯光照射下，经等，这些芯片的窗口在专用的紫外线灯光

8、照射下，经20min20min 后，存储器的所有单元信息全部变为“”，后，存储器的所有单元信息全部变为“”，换句话说，换句话说，EPROMEPROM 的原始状态为全“”。同时又可的原始状态为全“”。同时又可用专门的用专门的 EPROMEPROM 编程（写入）电路，将用户的工作程编程（写入）电路，将用户的工作程序固化在这些序固化在这些 EPROMEPROM 芯片之中，作芯片之中，作 MCS-51MCS-51 单片机的单片机的外部程序存储器使用。外部程序存储器使用。962256A14A12A7A6A5A4A3A2A1A0D0D1D2GND6264VCCWECS2A8A9A11OEA10CSD7D6

9、D5D4D362256VCCWEA13A8A9A11OEA10CSD7D6D5D4D327256VCCA14A13A8A9A11OEA10CSD7D6D5D4D327128VCCPGMA13A8A9A11OEA10CSD7D6D5D4D32764VCCPGMNCA8A9A11OEA10CSD7D6D5D4D36264NCA12A7A6A5A4A3A2A1A0D0D1D2GND27256VPPA12A7A6A5A4A3A2A1A0D0D1D2GND27128VPPA12A7A6A5A4A3A2A1A0D0D1D2GND2764VPPA12A7A6A5A4A3A2A1A0D0D1D2GND1234

10、5678910111213142827262524232221201918171615常常 用用 存存 储储 器器 引引 脚脚 图图RAM：6225632KB15 根地址线根地址线62648KB13 根地址线根地址线61162KB11 根地址线根地址线ROM：2725632KB15 根根地址线地址线2712816KB14 根地址线根地址线27648KB 13 根地址线根地址线 10提要：只有当 、均为低电平时，被地址线选通提要：只有当 、均为低电平时，被地址线选通存储单元的数据才会出现在存储单元的数据才会出现在 D0 D7 引脚上，否则，引脚上，否则，D0 D7 引脚对外呈高阻状态。引脚对外呈

11、高阻状态。CSCSOEOE上述 EPROM 电路均为 28 线双列直插式封装，以以 2764 为例，为例，引脚符号意义如下：A0 A12：地址输入线；由由地址线经芯片内部译码电路译码选通经芯片内部译码电路译码选通对应的字节单元。对应的字节单元。D0 D7：三态数据总线，读或编程校验时为数据输出线，编程时为数据输入线。维持或编程禁止时，呈高阻状态，（常用 D0 D7表示）；：片选线，输入，低电平有效；若为高电平，则若为高电平，则 D0 D7 呈高阻状态 PGM ：编程脉冲输入线；：读出允许允许线，输入，低电平有效；VPP ：编程电源线，VPP 的值因芯片型号和制造厂商而异；VCCVCC：电源线，

12、接：电源线，接+5V+5V；GNDGND：地线。：地线。CSCSOEOE 11 型号2764271282725627512 容 量（KB）8163264 引 脚 数28282828 读出时间(ns)200200200170 最大工作电流（mA）75100100125 最大维持电流（mA）35404040表 5-1 常用 EPROM 芯片主要技术指标 CMOSCMOS 存储器电路存储器电路 EPROMEPROM 的读出时间快、耗电少。例如：的读出时间快、耗电少。例如：27C25627C256，其读出时间仅，其读出时间仅 120ns120ns、最大工作电流、最大工作电流 30mA30mA、最、最大

13、维持电流仅为大维持电流仅为 100A100A。12常用地址锁存器常用地址锁存器 MCS-51 单片机工作时，P0 口分时作地址/数据复用总线。在作地址线时，给出存储单元的低 8 位地址，作数据总线时，在 CPU 与存储器之间传送数据或指令信息。为保证系统正常工作，P0 口应通过地址锁存器与存储器的低 8 位地址相连，以保持存储器的低 8 位地址。常用常用 8 8 位地址锁存器有位地址锁存器有 74LS37374LS373、74LS57374LS573 及及 82828282 等等 8 8位透明的锁存器。位透明的锁存器。132019181716151413121112345678910VCC8Q

14、8D7D7Q6Q6D5D5QGOE1Q1D2D2Q3Q3D4D4QGND74LS373(b)1234ABCD4321DCBATitleNumberRevisionSizeADate:10-Mar-2005Sheet of File:D:51figs.ddb单片机原理课件Drawn By:D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE11U?74LS373(a)142019181716151413121112345678910VCC1Q2Q3Q4Q5Q6Q7Q8QCOE1D2D3D4D5D6D7D8DGND74LS573

15、(b)1234ABCD4321DCBATitleNumberRevisionSizeADate:19-Feb-2006Sheet of File:D:SCH-PCBFFX.ddb毕业设计Drawn By:OC1C111D22D33D44D55D66D77D88D91Q192Q183Q174Q165Q156Q147Q138Q12U?74HC573(a)74LS573 15 373(573)是由 8D 锁存器及输出三态门两部分组成。当控制端 OE 为低电平时，三态门是导通的，三态门的输出 1Q 8Q 与 8D 锁存器的 1Q 8Q 是对应相同的。当控制端 OE 为高电平时，三态门输出 1Q 8Q

16、处于高阻状态。当控制端 G 为高电平时，8D 锁存器的输出端 1Q 8Q 与输入端 1D 8D 的状态是相同的；当 G 由高电平变为低电平时（下降沿）将跳变前输入端 1D 8D 的状态锁入 1Q 8Q 中。表 5-5 是 74LS373 的功能表。功能直通(Qi=Di)保持(Qi保持不变)输出高阻 EG 01 00 1 表 5-5 74LS373 的功能表功能直通(Qi=Di)保持(Qi保持不变)输出高阻 OC C 01 00 1 74LS573 的功能表 163 常用地址译码器常用地址译码器 常用的地址译码器是常用的地址译码器是-线译码器线译码器 74LS13874LS138 和双和双-线译

17、码器线译码器 74LS13974LS139。1234ABCD4321DCBATitleNumberRevisionSizeADate:10-Mar-2005Sheet of File:D:51figs.ddb单片机原理课件Drawn By:EA/VP31X119X218RESET9RD17WR16INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/P30TXD11R

18、XD10U?8031AHA010A19A28A37A46A55A64A73A825A924A1021A1123A122A1326A1427E20G22DQ111DQ212DQ313DQ415DQ516DQ617DQ718DQ819U?27C256A1B2C3E14E25E36Y015Y114Y213Y312Y411Y510Y69Y7774LS138A14B13E15Y012Y111Y210Y39B74LS139A1B2Q03Q14Q25Q36Q410Q511Q612Q713CLK8MR974LS1641A121A241A361A482A1112A2132A3152A4171Y1181Y2161

19、Y3141Y4122Y192Y272Y352Y431G12G1974LS244A02A13A24A35A46A57A68A79B018B117B216B315B414B513B612B711E19DIR174LS245D13Q04Q15S01Q26S12Q37S23Q49Q510G14Q611CLR15Q71274LS259D13Q12D24Q25D37Q36D48Q49D513Q512D614Q615D717Q716D818Q819CLK11CLR174LS273D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE1174

20、LS373D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1CLK1174LS37412U?A74LS04123U?A74LS08123U?A74LS02123U?A74LS00123U?A74LS321234561112874LS30VPP1A122A73A64A55A46A37A28A19A010Q011Q112Q213Q315Q416Q517Q618Q719CE20A1021OE22A1123A924A825A1326P27U?M27128A3F1(28)A151A122A73A64A55A46A37A28A19A010

21、Q011Q112Q213Q315Q416Q517Q618Q719CE20A1021OE/VPP22A1123A924A825A1326A1427U?M27C512-10N3(28)VPP1A122A73A64A55A46A37A28A19A010Q011Q112Q213Q315Q416Q517Q618Q719CE20A1021OE22A1123A924A825NC26P27U?M27C64A15F6(28)A2B3E1Y04Y15Y26Y37A74LS139A1B2C3E14E25E36Y015Y114Y213Y312Y411Y510Y69Y7774LS138 171、译码器、译码器1 3-8

22、 译码器译码器 74LS13874LS138 引脚图引脚图12345678161514131211109ABCG2AG2BG1Y7GNDVccY0Y1Y2Y3Y4Y5Y6输入端输入端输 出 端输 出 端C B AY0 Y1 Y2 Y3 Y4 Y4 Y6 Y7 L L L L L H L H L L H H H L L H L H H H L H H H 选通条选通条件不满足件不满足时时 L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H

23、 H L H H H H H H H H L H H H H H H H H74LS138 选通条件是必须同时满足：G1 为高电平为高电平G2A、G2B 为低电平为低电平 18输入端输入端 输 出 输 出 端端 B AY0 Y1 Y2 Y3 L L L H H L H H选通条件选通条件不满足时不满足时 L H H H H L H H H H L H H H H L H H H H选通条件：1G 为低电平时第一组有效为低电平时第一组有效；2G 为低电平时第二组有效为低电平时第二组有效；2 双 2-4 译码器 74LS139123456781615141312111091G1A1B1Y01Y11

24、Y21Y3GNDVcc2G2A2B2Y02Y12Y22Y374LS139 引脚图引脚图 195.2.3 程序存储器扩展设计 程序存储器设计要点：（1）了解了解外部程序存储器的操作时序，以及所使用控制信号的作用。（2）找出 8031 和存储器芯片之间引脚接线的对应关系，将其相应的数据线、地址线和控制线正确连接。（3）根据应用系统的需要，尽可能选择集成度高的存储器根据应用系统的需要，尽可能选择集成度高的存储器芯片，若需要用多片构成存储器系统时则应选择容量芯片，若需要用多片构成存储器系统时则应选择容量相同的存储器芯片，以简化片选译码电路的设计。相同的存储器芯片，以简化片选译码电路的设计。20(4)地

25、址译码 在单片微机应用系统中，为了唯一地选择在单片微机应用系统中，为了唯一地选择片外某一存储单元或片外某一存储单元或 I/O 端口，需要进行二步选择。端口，需要进行二步选择。第一步第一步先先找到找到该存储单元或该存储单元或 I/O 端口端口所在的芯片所在的芯片，一，一般称为般称为“片选”“片选”;第二步第二步是通过存储器芯片或是通过存储器芯片或 I/O 接口芯片本身所具有接口芯片本身所具有的地址译码功能，将地址线进行译码，的地址译码功能，将地址线进行译码，确定唯一的存确定唯一的存储单元储单元，称为，称为“字选”“字选”。产生“片选”信号的常用的方法有产生“片选”信号的常用的方法有 2 种：种：

26、线选法；线选法；地址译码法：地址译码法：全地址译码法；全地址译码法；部分地址译码法；部分地址译码法；21 片选信号的设计是存储器和片选信号的设计是存储器和 I/O 扩展的关键扩展的关键 线选法：线选法：一般是利用单片微机的最高几位空余的地一般是利用单片微机的最高几位空余的地址线中一根作为某一片存储器芯片的“片选”信号址线中一根作为某一片存储器芯片的“片选”信号，这适用于应用系统中扩展芯片较少的场合。，这适用于应用系统中扩展芯片较少的场合。例如：例如：6264 是是 8K 的的 RAM，片内有，片内有 13 根地址线接根地址线接 A0A12，剩下的剩下的 A13、A14、A15 可以作为片选信号

27、线可以作为片选信号线。22译码法：译码法：用译码器对用译码器对空余的空余的高位地址线进行译码，译码器高位地址线进行译码，译码器的输出作为“片选”控制线。的输出作为“片选”控制线。例如例如 74LS138，对于给定的，对于给定的A、B、C 输入，只有一根输出是低电平，其余输出都是高输入，只有一根输出是低电平，其余输出都是高电平。这样，当译码器输出作为单片微机应用系统中外扩芯电平。这样，当译码器输出作为单片微机应用系统中外扩芯片的片选控制线时，保证每次读或写时只选中一个芯片。片的片选控制线时，保证每次读或写时只选中一个芯片。23 全地址译码和部分地址译码全地址译码和部分地址译码 部分地址线参加译码

28、时，称为部分地址译码，这部分地址线参加译码时，称为部分地址译码，这时芯片的地址会有重叠。时芯片的地址会有重叠。16 根地址线全部参加译码的，称为全地址译码。根地址线全部参加译码的，称为全地址译码。全地址译码，芯片的地址不会有重叠。全地址译码，芯片的地址不会有重叠。24XTAL1XTAL240 20 VCC VSS+5V1918P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7PSENALEQ0Q1Q2Q3Q4Q5Q6Q7OE VCC GND1D 1Q2D 2Q3D 3Q4D 4Q5D 5Q6D 6Q7D 7Q8D 8Q G E+5V+5VP2.0 P2.1 P2.2 P2.3 P

29、2.4 P2.5 P2.6 P2.7 212223242526272839383736353433322930347813141718256912151619 3456789101112131516171819 2220 28 1 14 VCC VPP GNDA7A6A5A4A3A2A1A0A13A12A11A10A9A82622321242527128803174LS373CEEAP1.0P1.1P1.71281011173111 1 20 10图图 5-7 27128 EPROM 线地址译码法扩展线地址译码法扩展P3.0P3.1P3.7+5V+5V1 1 线选法线选法扩展扩展 16KB E

30、PROM16KB EPROM因为 P2.6 没有参加译码，所以这也属于部分地址译码,地址空间为:0X000000000000000X000000000000000X111111111111110X11111111111111 25说明说明:27128 的片选信号端输入低电平有效，图中引脚接 8031 的P2.7，这种用一根线去选择芯片的译码方法称为线选法译码。只要 P2.7=0 即选中该片；不参加译码的线悬空（图 P2.6 悬空），悬空线为为“0”或为“或为“1”对地址译码都不会有影响，对地址译码都不会有影响，16 位地址逻辑上的特点是：位地址逻辑上的特点是：0 xxx xxxx xxxx x

31、xxx因而其存储单元地址不是唯一的，有重叠地址区。用 P2.7 去选择某片，片内地址从高位到低位从高位到低位由A12 A0 决定。27128 的地址空间范围为 0000H 3FFFH、4000H 7FFFH 2 个个区域。用线地址译码的方法构成的系统，仅可用于一些简单的应用场合。CPU 在执行取指操作时，将产生一程序存储器读选通信号，通过数据总总线P0口读取指令。如果将如果将 2712827128 的片选信号端接地，此时的程序存储器为常选。系统总线中只能的片选信号端接地，此时的程序存储器为常选。系统总线中只能连接连接 1 1 片外部程序存储器。片外部程序存储器。0 00 000 0000 00

32、00 0000 00 0000 0000 0000 0 00 011 1111 1111 1111 11 1111 1111 1111 或或0 01 100 0000 0000 0000 00 0000 0000 0000 0 01 111 1111 1111 111111 1111 1111 1111 262 扩展 16KB EPROM(部分地址译码)EA/VP31X119X218RESET9RD17WR16INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P

33、2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/P30TXD11RXD10U?8031AHD03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE1174LS373VPP1A122A73A64A55A46A37A28A19A010Q011Q112Q213Q315Q416Q517Q618Q719CE20A1021OE22A1123A924A825NC26P27M27C64)VPP1A122A73A64A55A46A37A28A19A010Q011Q112Q213Q315Q416Q5

34、17Q618Q719CE20A1021OE22A1123A924A825NC26P27M27C64 VCCVCC.A2B3E1Y04Y15Y26Y37A74LS1390000H1FFFH8000H9FFFH2000H3FFFHA000HBFFFH（图（图 5-85-8）27 使用了使用了 1 1 片片 74LS139 74LS139 译码器进行地址译码；译码器进行地址译码；译码过程中仅使用了部分地址（图译码过程中仅使用了部分地址（图 5-85-8 中中 P2.7P2.7 悬空，与悬空，与上例相同，也有地址重叠问题），故称为部分地址译码。上例相同，也有地址重叠问题），故称为部分地址译码。地址译码

35、信号由地址译码信号由 P2.6P2.6、P2.5P2.5 给出，分别对应于给出，分别对应于 139139 的的 2B2B、2A2A 译码输入，译码输入，139139 产生的片选信号输出（片选产生的片选信号输出（片选 0 0 2 2），分别对应，分别对应 2 2 片片 27642764（U0U0 U1U1）的片选端；用）的片选端；用A0A0 A12A12，U0U0 U2U2对应的存储器地址如图对应的存储器地址如图 5-85-8 所示（地址也不是所示（地址也不是唯一的）。唯一的）。思考：如何才能使图思考：如何才能使图 5-85-8 中各片中各片 EPROMEPROM 的地址是唯一的。的地址是唯一的

36、。282 扩展 16KB EPROM(全地址译码)EA/VP31X119X218RESET9RD17WR16INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/P30TXD11RXD10U?8031AHD03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE1174LS373VPP1A122A73A6

37、4A55A46A37A28A19A010Q011Q112Q213Q315Q416Q517Q618Q719CE20A1021OE22A1123A924A825NC26P27M27C64)VPP1A122A73A64A55A46A37A28A19A010Q011Q112Q213Q315Q416Q517Q618Q719CE20A1021OE22A1123A924A825NC26P27M27C64 VCCVCC.A2B3E1Y04Y15Y26Y37A74LS1390000H1FFFH2000H3FFFH 29 将将 P2.7P2.7 接接 74LS13974LS139 的片选脚 ，则只有当的片选脚 ，

38、则只有当 P2.7P2.7 为为“0”0”（低电平）时才能够选中译码芯片，使（低电平）时才能够选中译码芯片，使 74LS13974LS139有效，进入译码状态；而当有效，进入译码状态；而当 P2.7P2.7 为“为“1”1”（高电平）（高电平）时，使时，使 74LS13974LS139 无效，无效，74LS13974LS139 无效时无效时 Y0Y0、Y1Y1、Y2Y2、Y3Y3 引脚都输出高电平，因此引脚都输出高电平，因此 2 2 片片 EPROMEPROM 都不会被选都不会被选中，这就抑制了中，这就抑制了 8000H8000H 以上的重叠空间。以上的重叠空间。E 30EA/VP31X119

39、X218RESET9RD17WR16INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/P30TXD11RXD10U?8031AHD03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OELE1174LS373VPP1A122A73A64A55A46A37A28A19A010Q011Q112Q213Q315Q

40、416Q517Q618Q719CE20A1021OE22A1123A924A825NC26P27M27C64VPP1A122A73A64A55A46A37A28A19A010Q011Q112Q213Q315Q416Q517Q618Q719CE20A1021OE22A1123A924A825NC26P27M27C64 VCCVCC.0000H1FFFHE000HFFFFHA1B2C3E14E25E36Y015Y114Y213Y312Y411Y510Y69Y7774LS138M8M 11VCC图图 5-95-93 扩展 64KB EPROM(全地址译码)3164K全全地地址址译译码码框框图图图图

41、5-9 全地址译码法扩展全地址译码法扩展 64KB EPROM 32 图图 5-95-9 所示的存储器系统用了所示的存储器系统用了 8 8 片片 2764 EPROM2764 EPROM 电路构成电路构成 64K64K 外部程外部程序存储器。使用了序存储器。使用了 1 1 片片 74LS138 74LS138 译码器进行地址译码，所有地址译码器进行地址译码，所有地址 A A0 0 A15A15 都参与译码，故称为全地址译码。都参与译码，故称为全地址译码。片地址由片地址由 P2.7P2.7、P2.6P2.6、P2.5P2.5 给出，分别对应于给出，分别对应于 74LS13874LS138 的的

42、C C、B B、A A 译码输入，经译码输入，经 74LS13874LS138 译码产生信号输出（译码产生信号输出（Y0Y0 Y7Y7），分别对），分别对应应 8 8 片片 27642764（U0U0 U7U7）的片选端，）的片选端，P2.4P2.4 P2.0P2.0，P0.7P0.7 P0.0P0.0作 作 2764 2764 的片内地址，的片内地址，U0U0 U7U7 对应的存储器地址如图对应的存储器地址如图 5-95-9 所示。所示。在全地址译码方式中，存储器的每个存储单元都有一个唯一的地址，在全地址译码方式中，存储器的每个存储单元都有一个唯一的地址，不存在地址重叠问题。不存在地址重叠问

43、题。335.3 数据存储器扩展设计数据存储器扩展设计 MCS-51MCS-51 单片机芯片内部有单片机芯片内部有 128128 个字节个字节 RAMRAM（5252 系系列有列有 256256 个字节）；个字节）；在某些应用场合片内在某些应用场合片内 RAMRAM 往往不够用，因而需要进往往不够用，因而需要进行数据存储器扩展设计。行数据存储器扩展设计。MCS-51MCS-51 扩展扩展 RAMRAM 容量可容量可达达 64K64K 字节。字节。345.3.1 外部数据存储器操作时序 MCS-51 单片机设置了专门指令 MOVX 来访问外部数据存储器，共有4条寄存器间接寻址指令。2 条以工作寄存

44、器 R0 或R1为地址寄存器进行读写操作：读操作：MOVX A，Ri 写操作：MOVX Ri，A （i=0，1）执行指令时，间间址寄存器 R0 或R1 的内容从 P0 口输出，为外部数据存储器提供低 8 位地址，可以用可以用 MOV P2，#AH8 指令使指令使P2 口保持地址总线的高地址总线的高 8 位位。用用 R0 或R1 间接间接寻址可在在 256 个字节范围内范围内寻址外部数据存储器单元。2 条以特殊功能寄存器 DPTR 为地址寄存器进行读写操作。读操作：MOVX A，DPTR 写操作：MOVX DPTR，A 执行指令时，执行指令时，P0P0 口输出低口输出低 8 8 位地址（位地址（

45、DPLDPL 内容），内容），P2P2 口输出口输出高高 8 8 位地址（位地址（DPHDPH 内容），为外部数据存储器提供内容），为外部数据存储器提供 1616 位地址，最位地址，最大范围可寻址大范围可寻址 6464 字节外部数据存储器单元。字节外部数据存储器单元。35P0P2指令输入A7 A0 数据输出ALE地址 A15 A8(b)片外数据存储器写时序图 5-10 访问外部 RAM 时序PSENWR(a)片外数据存储器读时序 P0P2指令输入 A7 A0数据输入 悬 浮ALE S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2地址 A

46、15 A8PSENRDRAM 在 WR 信号上升沿锁存数据 36在第一个机器周期的在第一个机器周期的 S1S1，允许地址锁存信号，允许地址锁存信号 ALEALE 由低变为由低变为高，开始读周期。高，开始读周期。在在 S2S2 状态，状态，CPUCPU 把低把低 8 8 位地址送位地址送 P0P0 口，把高口，把高 8 8 位地址送位地址送 P P2 2 口（若采用口（若采用 MOVX AMOVX A，DPTRDPTR 指令）。指令）。ALEALE 下跳沿用来把低下跳沿用来把低 8 8 位地址锁存到外部锁存器内。而位地址锁存到外部锁存器内。而高高 8 8 位地址此后一直保持在位地址此后一直保持在

47、 P2P2 口上，无需再外加外部锁存。口上，无需再外加外部锁存。在在 S3S3 状态，状态，P0P0 口总线进入高阻输入状态。口总线进入高阻输入状态。在在 S4S4 状态，读控制信号变为有效，它使被寻址的数据存状态，读控制信号变为有效，它使被寻址的数据存储单元内容（有效数据）送上储单元内容（有效数据）送上 P0P0 口总线。经片刻延时当读口总线。经片刻延时当读控制信号回到高电平后，被寻址的存储器输出悬浮起来（进控制信号回到高电平后，被寻址的存储器输出悬浮起来（进入高阻状态）。至此，读入高阻状态）。至此，读 RAMRAM 周期便结束了。周期便结束了。读读 RAMRAM 周周期期 37外部数据存储

48、器写操作时序（即采用外部数据存储器写操作时序（即采用 MOVX MOVX DPTRDPTR，A A指令产生的动作）与上述类同。指令产生的动作）与上述类同。在时序上在时序上 CPUCPU 向向 P0P0 口送上被寻址存储器的低口送上被寻址存储器的低 8 8 位地址位地址后，在后，在 S3S3 状态就由地址低状态就由地址低 8 8 位直接改为输出的有效数据位直接改为输出的有效数据。在在 S4S4 状态，写控制信号有效，选通被寻址的存储器状态，写控制信号有效，选通被寻址的存储器单元，延时片刻，单元，延时片刻，P0P0 口总线上的有效数据便被写入到被口总线上的有效数据便被写入到被寻址的寻址的 RAMR

49、AM 存储器内了。存储器内了。写操作时序写操作时序 381 静态 RAM（SRAM）芯片 目前常用的静态 RAM 电路有 6116、6264、62128和 62256 等。6116 的引脚排列如图 5-11 所示。6264/62128/62256 的引脚排列如图 5-12 所示。5.3.2 常用数据存储器芯片介绍常用数据存储器芯片介绍 39 图 5-11 6116 管脚配置A7A6A5A4 A3A2A1A0I/O0I/O1I/O2GND 1234567891011126116 SRAM242322212019181716151413VCCA8A9WEOEA10CEI/O7I/O6I/O5I/O

50、4I/O3 图 5-12 6264/62128/62256 常用 RAM 电路引脚图62256A14 A12A7A6A5A4 A3A2A1A0D0D1D2GND 6264NCA12A7A6A5A4 A3A2A1A0D0D1D2GND 12345678910111213141562646212862256 SRAM282726252423222120191817161562128NCA12A7A6A5A4 A3A2A1A0D0D1D2GND 6264VCCWECS1A8A9A11 OEA10CED7D6D5D4D3 62256VCCWEA13A8A9A11 OEA10CED7D6D5D4D3 6