毕业设计论文-基于FPGA电子密码锁的设计（含程序）.docx

1、毕 业设计（论 文）题 目：基于FPGA电子密码锁的设计学院：电子工程学院系部：光电子技术系专业：光电信息工程班 级：学生姓名：导师姓名：职称：讲师毕业设计（论文）诚信声明书本人声明：本人所提交的毕业论文基于FPGA电子密码锁的设计 是本人在指导教师指导下独立研究、写作的成果，论文中所引用他人的 文献、数据、图件、资料均已明确标注；对本文的研究做出重要贡献的 个人和集体，均已在文中以明确方式注明并表示感谢。本人完全清楚本声明的法律后果，申请学位论文和资料若有不实之 处，本人愿承担相应的法律责任。论文作者签名：时间：年月日指导教师签名：时间：年月日毕业设计（论文）任务书学生姓名指导教师职称讲师学

2、院电子工程学院系部光电子技术系专业光电信息工程题目基于FPGA的电子密码锁设计任务与要求任务：基于FPGA设计的电子密码锁是一个小型的数字系统，与普通机械锁 相比，具有许多独特的优点：保密性好，防盗性强，可以不用钥匙，记住 密码即可开锁等。系统所实现的功能：用户给电子密码锁设定一个密码， 当使用本机键盘开锁时，该密码与用户设定的密码比较，如果密码正确， 则开锁；如果密码不正确，则允许用户重新输入密码，最多可输入三次， 若三次都不正确，则扬声器报警，直到按复位键才允许再次输入代码。要求：1 具有一定的数字电路和模拟电路及单片机方面的知识。2. 具有一定的软件编写能力。3. 具有大学英语四级及以上

3、水平，能够读懂常用的英文资料。4. 对自己设计的电路进行仿真和调试。5 学会撰写科技论文。开始日年3月28 FI完成日期年7月1主管院长（签字）年月日西安邮电学院毕业设计（论文）工作计划学生姓名指导教师职称讲师学院电子工程学院系部光电子技术系专业光电信息工程题目基于FPGA的电子密码锁设计工作进程起止吋间T作内容.3. 28-. 4. 5查找资料，复习单片机、PT0TEL方面的知识，做好准备 工作。.4. 6-. 4. 20确定任务要求，明确要实现的功能并进行软件的整体构 架设计，并设计好外部电路图。.4. 21-. 5. 20用PR0TEL绘制原理图，模拟仿真相关信息。.5. 21.-. 6

4、. 1运用qiidrtus软件，进行软件编程，进行调试等一系列 工作.6. 2-. 6. 20将软件硬件进行调试，检查系统的功能是否稳定。.6.21-. 7. 1完善软硬件的设计并进行系统的优化，并完成论文的撰 写。主耍参考书冃（资料）1. 电子技术基础-模拟部分，高等教育岀版社，主编康华光。2. 数字电路逻辑设计，高等教育出版社，主编王毓银。3. MCS-51单片机培训教程，电子工业出版社，主编刘文涛。4. C语言与MATLAB接口-编程与实例，北京邮电岀版社，主编李传军。5. 单片机原理与应用：基于PROTEUS和KEIL C，电子T业出版社，主编林立，张俊 亮，曹旭东。6. PR0TEL

5、2004电路设计与应用范例，清华大学出版社，主编赵景波，薛萍，赵景晖, 王劲松。主耍仪器设备及材料AT89S52单片机开发板，电脑、keli编译软件、protel画图工具、直流电机。论文（设计）过程中教师的指导安排每周定期进行辅导和检查，解决一些设计过程的问题。对计划的说明西安邮电学院毕业设计（论文）开题报告电信 系光电信息工程专业07级 04 班课题名称：基于FPGA电子密码锁的设计学生姓名：_学号：05074128指导教师：报告日期：11.03. 311. 本课题所涉及的问题及应用现状综述随着电子技术的发展，具有防盗报警等功能的电子密码锁代替密码量少、安全性 差的机械式密码锁已是必然趋势。

6、电子密码锁与普通机械锁相比，具有许多独特的优 点：保密性好，防盗性强，可以不用钥匙，记住密码即可开锁等。冃前使用的电子密 码锁大部分是基于单片机技术，以单片机为主要器件，其编码器与解码器的生成为软 件方式。在实际应用中，由丁程序容易跑飞，系统的可靠性能较差。本文主要阐述了一种基于现场可编程门阵列FPGA器件的电子密码锁的设计方法。 用FPGA器件构造系统，所有算法完全由硬件电路来实现，使得系统的丁作可靠性大为 提高。由于FPGA具有现场可编程功能，当设计需要更改时，只需更改FPGA中的控制 和接口电路，利用EDA X具将更新后的设计下载到FPGA中即可，无需更改外部电路的 设计，大大提高了设计

7、的效率。因此，采用FPGA开发的数字系统，不仅具有很高的工 作可靠性，而且升级也极其方便。2. 本课题需要重点研究的关键问题、解决的思路及实现预期目标的可行性分析电子密码锁主要由三个部分组成：数字密码输入电路、密码锁控制电路和密码锁 显不电路。（1）密码锁输入电路包括时序产生电路、键盘扫描电路、键盘弹跳消除电路、键 盘译码电路等儿个小的功能电路。（2）密码锁控制电路包括按键数据的缓冲存储电路，密码的清除、变更、存储、 激活电锁电路（寄存器清除信号发生电路），密码核对（数值比较电路），解锁电路（开/关门锁电路）等儿个小的功能电路。（3）密码显示电路主耍将显示数据的BCD码转换成相对应的编码。如，

8、若选用七 段数码管显示电路，主耍将待显示数据的BCD码转换成数码器的七段显示驱动编码叫设计一个具有较高安全性和较低成本的通用电子密码锁，具体功能要求如下：（1）数码输入：每按下一个数字键，就输入一个数值，并在显示器上的显示出该 数值，同时将先前输入的数据依序左移一个数字位置。（2）数码清除：按下此键可清除前面所有的输入值，清除为“0000”。（3）激活电锁：按下此键可将密码锁上锁。（4）解除电锁：按下此键会检查输入的密码是否正确，密码正确即开锁。3. 完成本课题的工作方案随着人们生活水平的提高，对家庭防盗技术的要求也是越来越高，传统的机械锁 由于其构造的简单，被撬的事件屡见不鲜，电子锁由丁其保

9、密性高，使用灵活性好， 安全系数高，受到了广大用户的欢迎。现在市场上主要是基于单片机技术的电子密码 锁，但可靠性较差。FPGA即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器 件的基础上进一步发展的产物，是一种超大规模集成电路，具有对电路可重配置能力。 通常FPGA都有着上万次的重写次数，也就是说现在的硬件设计和软件设计一样灵活、 方便。相对丁基丁单片机技术的电子密码锁，用FPGA器件来构成系统，可靠性提高, 并H由于FPGA具有的现场可编程功能，使得电子密码锁的更改与升级更为方便简单。通过本次设计掌握FPGA系统设计的方法，熟悉FPGA设计的相关软件，以及硬件 描述语言的使用，了

10、解电子密码锁的系统构成，利用FPGA实现电子密码锁的设计与 实现，可以加深自己对所学专业的认识，关联知识，增强口己的动手能力，积累实践 经验，为以后的工作打好基础。4. 指导教师审阅意见指导教师（签字）： 年月_日说明：本报告必须由承担毕业论文（设计）课题任务的学生在毕业论文（设计）正式开 始的第1周周五Z前独立撰写完成，并交指导教师审阅。西安邮电学院毕业设计（论文）成绩评定表学生姓名性别男学号 05074128课题名称毕帔十（论 文）稠基于FPGA电子密码锁的设计年工月坐日I月l_tl专业 班级类型光电U704（职称讲师 ）课题任务 论文仟字）；设计、-時说明书（千字）；BR（张）；完畀青况

11、|其它钿牛）:/Qi、见分项得分：开题调研论证分；课题质量（论文内容）分；创新 论文撰写（规范）分；学习态度分；外文翻译分分;指导教师审阅成绩： 指导教师（签字）： 年月日评 阅 教 师 意 见分项得分:选题分；开题调研论证分；课题质量（论文内容）分；创新分;论文撰写（规范）分；外文翻译分评阅成绩： 评阅教师（签字）： 年月一H验 收 小 组见分项得分：准备情况分；毕业设计（论文）质量分;（操作）回答问题分验收成绩：验收教师（组长）（签字）： 年月H答XIJ.小 组意见分项得分：准备情况分：陈述情况分；回答问题分：仪表分答辩成绩：答辩小组组长（签字b年 月日成绩计算方法（躺本院系实用比例）指导

12、教师成绩20 （%）评阅成绩30 （%）验收成绩20 （%）答辩成绩30 （%）学生实得成绩伯分制）指导教师成绩评阅成绩验收成绩答辩成绩总评答4亠料委员会意见毕业论文（设计）总评成绩（等级）:院答辩委员会主任（签字）：学院（签童）年 月曰备注西安邮电学院毕业论文（设计）成绩评定表（续表）目录摘耍IABSTRACTII引言11绪论21国内外发展及现状21.2研究冃的及意义22电子密码锁基本原理32.1电子密码锁简介32.2电子密码锁原理33系统硬件设计43FPGA相关介绍43.1FPGA简介43.2 FPGA特点43.1.3 口顶向下设计FPGA53.2 VHDL硬件描述语言5321 VHDL语

13、言的基本结构63.2.2 VHDL语言的特点63.3 EP1C6Q240C8 芯片简介63.4键盘控制电路结构与原理图73.5数码管显示结构与原理84系统详细设计1()4.1 Quartus 软件介绍104.2顶层模块设计104.2.1顶层模块结构图114.2.2顶层模块结构体的设计114.3底层模块的分析、实现与仿真134.3.1按键消抖设计134.3.2获取键值程序框图： 144.3.3解码报警模块： 154.3.4预置密码电路154.3.5计数器选择电路164.3.6控制指示灯电路164.3.7七段显示译码电路174.4控制器模块的分析及其VHDL语言程序175结论19致谢20参考文献2

14、1附录 系统的源程序清单22摘要在电子技术飞速发展的今天，具有防盗报警等功能的电子密码锁代替弹子锁和密 码量少，安全性差的机械式密码锁已是必然趟势。随着电子技术的发展，电子密码锁 的设计也在不断地发展，有传统的PCB板设计、用PLC设计或者用单片机设计等。其 中，使用较多的是基于单片机技术的设计。以单片机为主耍器件，其编码器与解码器 的生成为软件方式。在实际应用中，由于程序容易跑飞，系统的可靠性能较差。而用 VHDL可以更加快速、灵活地设计出符合齐种耍求的密码锁,优于其他设计方法。本文介绍的是一种基丁现场可编程门阵列FPGA器件的电子密码锁的设计方法。 木文采用EDA技术，利用Quartus

15、II T.作平台和硬件描述语言，设计了一，种电了密 码锁，并通过一片FPGA芯片实现。设计充分利用了 FPGA的资源可编程特性，可高效率的对系统进行升级与改进. 用FPGA器件构造系统，所有算法完全由硬件电路来实现，使得系统的工作可靠性 大为提高。由T- FPGA具有IsP功能，当设计需耍更改时，只需更改FPGA中的控制 和接口电路，利用EDA工具将更新后的设计下载到FPGA中即可，无需更改外部电 路的设计，大大提高了设计的效率。另外，在本文设计的系统中充分考虑了实际生活的需耍，加入了键盘防抖、数码 显示控制、自动报警的功能使得设计人性化、实用化，真正起到了为现实生化服务的 冃的。因此，该密码

16、锁具有较高的推广价值。关键词:电子密码锁FPGA硬件描述语言扬声器AbstractToday, as rapid development in electronic technology, electronic password lock with burglar alarm and other functions replacing less password and poor security mechanical code lock is an inevitable trend. With the development of electronic technology, the des

17、ign of electronic locks are constantly evolving, with traditional PCB board design, with PLC design or design with a single chip. Among them, most electronic password locks we used now is based upon SCM technology. SCM is its mainly device, and the creating of encoding and decoding devices is the fa

18、shion of Software mode. In practice, because of easy running to fly, the system reliability can be poor. Whereas, the use of VHDL can be more quickly and flexibly meet the various requirements designed locks, better than the other design.This article mainly describes a design method of electronic pa

19、ssword lock based upon Field Programmable Gate Array device. In this paper, we use EDA technology, Quartus II platform and hardware description language designing an electronic password lock, and it achieved through an FPGAchip.The design takes full advantage of the ISP functiong of FPGA, so it can

20、be efficiently upgraded and improved. We use FPGA devices to construct system, all of the algorithm entirely achieved by the hardware circuit Because of FPGA has the function of IS匕 when the design needs to be changed, We only need to change the control and interface circuit of FPGA, EDA tools are u

21、sed to download the updated design to FPGA without changing the design of the external circuit, this greatly enhance the efficiency of the design.In addition,the design of the system in this fully into account the needs of real life, joined the anti-shake keyboard, digital display control, alarm fun

22、ction makes the design of human nature, practical, and really play services for the purpose of biochemical reality- Therefore, the lock is well worth popularizingKey words: Electronic Password Lock FPGA Hardware Description Language Speaker引言随着人们生活水平的提高，安全意识的增强，对家庭防盗技术的耍求也是越来越 高，传统的机械锁因为构造比较简单，所以经常会

23、发生被撬的事件，随着电子技术的 发展，电子密码锁应运而生。电子锁由于其保密性高，灵活性好，安全系数高，因而 受到了广大用户的欢迎。冃前使用的密码锁大多是基于单片机技术，但在实际应用中, 程序容易跑飞，所以系统的可靠性差。FPGA即现场可编程门阵列，是在PAL、GAL、 EPLD等可编程器件的基础上进一步发展的产物，是一种超大规模集成电路，具有对 电路可重配置能力。通常FPGA都可以进行上万次的重写，也就是说硬件设计和软件 设计一样灵活和方便。相对于基于单片机技术的电子密码锁，用FPGA器件来构成的 系统，可靠性提高，并且由T FPGA具有的现场可编程功能，使得电子密码锁的更改 与升级更为方便简

24、单。本文采用FPGA技术设计电子密码锁，充分利用了 FPGA的资源可编程特性，对系 统可以进行高效率的升级和改进。因此，采用FPGA开发的数字系统，具有很高的可 靠性，改进起来也十分方便，应用前景十分良好。通过设计掌握FPGA系统设计的方 法，熟练掌握FPGA设计的相关软件，以及硬件描述语言的使用，清楚地了解电子密 码锁的系统构成，利用FPGA实现电子密码锁的设计与实现，加深了自己对所学专业 的认识，关联知识，增强自身的动手能力，积累实践经验，为以后的工作打好基础。1绪论1.1国内外发展及现状随着人们生活水平的提高和安全意识日益的增强，自然而然对安全的要求越来越 高。我国密码锁具行业对密码锁具

25、的投入正逐年增大，高档密码锁的需求也逐年增加。 在安防丁程中，锁具产品是关系到整个系统安全性的重耍设备，所以锁具产品的优劣 也关系了整个安防工程的质量和验收。现如今，美国、日本、德国的电子密码锁保密 性较好，并结合感应卡技术，生物识别技术，使电子密码锁系统得到飞跃式的发展。 冃前，在西方发达国家，电子密码锁技术相对先进，种类齐全，电子密码锁已被广泛 应用丁智能门禁系统中，通过多种更加安全，更加可靠的技术实现大门的管理。在我 国电子锁整体水平尚处于国际上70年代左右，电子密码锁的成木还很高，市场上仍 以按键电子锁为主，按键式和卡片钥匙式电子锁已引进国际先进水平，现国内有儿个 厂生产供应市场。但国

26、内自行研制开发的电子锁，其市场结构尚未形成，应用还不广 泛。国内的不少企业也引进了世界上先进的技术，发展前景非常可观。希望通过不断 的努力，使电子密码锁在我国也能得到广泛应用。1.2研究目的及意义由于现在的电子密码锁更需耍钢能化的管理，让人们更能方便的使用，更具安全 性和经济性，将以往的以单片机实现设计改为可编程器件FPGA利用VHDL编程实现电 子密码锁的设计。本文充分利用了 FPGA的资源可编程性，可高效率的对系统进行升 级和改进。通过本次设计掌握FPGA系统设计的方法，熟悉FPGA设计的相关软件，以 及硬件描述语言的使用，了解电子密码锁的系统构成，利用FPGA实现电子密码锁的 设计与实现

27、，可以加深自己对所学专业的认识，关联知识，增强自己的动手能力，积 累实践经验，为以后的工作打好基础。2电子密码锁基本原理2.1电子密码锁简介通用的电子密码锁主要由三个部分组成：数字密码输入电路、密码锁控制电路和 密码锁显示电路。（1）密码锁输入电路包括时序产生电路、键盘扫描电路、键盘弹跳消除电路、 键盘译码电路等儿个小的功能电路。（2）密码锁控制电路包括按键数据的缓冲存储电路，密码的清除、变更、存储、 激活电锁电路（寄存器清除信号发生电路），密码核对（数值比较电路），解锁电路（开 /关门锁电路）等儿个小的功能电路。（3）密码显示电路主耍将显示数据的BCD码转换成相对应的编码。女口，若选用 七段

28、数码管显示电路，主耍将待显示数据的BCD码转换成数码器的七段显示驱动编 码。2.2电子密码锁原理首先我们应该基于电子密码锁的逻辑功能，设计逻辑电路。然后再根据设计的逻 辑电路编写FPGA的程序来实现逻辑功能，再用仿真软件进行方针和调试，最后下载 到芯片上运行实现效果。那么，当我们设计电子密码锁时，要进行编码总量的确定和编码式的选择。编码 总量的的确定是系统设计安全性和保密性的重要技术指标，而编码式的不同基层乂会 影响编码总量和硬件电路的设计。3系统硬件设计3.1 FPGA相关介绍3. 1.1 FPGA 简介FPGA是英文Field Programmable Gate Array的缩写,即现场可

29、编程门阵列, 它是在PLA、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集 成电路领域中的一种半定制电路而岀现的，既解决了定制电路的不足，乂克服了原有 可编程器件门电路有限的缺点。FPGA釆用逻辑单元阵列LCA(Logic Cell Array)这样 一个新概念，内部包括可配置逻辑模块CLI3 (Configurable Logic Block)输入输岀 模块 IOB (Input Output Block) 和内部连线(Intreconnect)三部分。FPGA是由存放在片内RAM中的程序来设置具丁作状态的。因此，工作吋需要对 片内的RAM进行编程。用户可以根据不同的配

30、置模式，采用不同的编码方式。加电时, FPGA芯片将EPROM中的数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。 掉电后,FPGA恢复成白片,内部逻辑关系消失，因此,FPGA能够反复使用。FPGA的 编程无需专用的FPGA编程器，只需用通用的EPROM、PROM编程器即可。当需耍修改 FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA,不同的编程数据，可以 产生不同的电路功能。FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式 可以支持一片PROM编程多片FPGA;串行模式可以采用串行PROM编程FPGA；外设模式 可以将FPGA作为微处

31、理器的外设，由微处理器对其编程。3. 1.2 FPGA 特点FPGA具有以下特点：(1) 采用FPGA设计ASIC电路，用户不需耍投片生产，就能得到合用的芯丿仁(2) FPGA内部有丰富的触发器和1/0引脚，用户可以反复地编程、擦除、使 用或在外閘电路不动的情况下用不同软件实现不同的功能。既能使数字系统适应柔性 系统的需求(不同的配置实现不同的功能)，乂能随着市场需求的变化和技术的发展 及时扩展，变更数字系统的功能，提高了电子产品的应变能力。(3) FPGA的保密性好。在某些场合下，根据耍求选用防止反向技术的FPGA能 很好的保护系统的安全性和设计者的知识产权。(4) FPGA开发T具智能化，

32、功能强大，软件包中有齐种输入工具和仿真工具 以及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可以完成电 路的输入、编译、优化、仿真，直至最后芯片的制作。可以使设计人员能集中精力进 行电路设计，使产品快速推向市场。(5) FPGA可做其它全定制或半定制ASIC电路的试样片，并且它采用高速CIIMOS 工艺，功耗低，可以与CMOS、TTL电平兼容，它是ASIC电路中设计周期最短、开发 费用最低、风险最小的器件Z。3. 1.3自顶向下设计FPGA所谓自顶向下设计方法，简单地说，就是采用可完全独立于芯片厂商及其产品结 构的描述语言，在功能级对设计产品进行定义，并结合功能仿真技术，以确保

33、设计的 正确性，在功能定义完成后，利用逻辑综合技术，把功能描述转换成某一具体结构芯 片的网表文件，输出给厂商的布局布线器进行布布线。布局布线结果还可反标回同一 仿真器，进行包括功能和时序的后验证，以保证布局布线所带來的门延时和线延时不 会影响设计的性能。自顶向下设计方法的优越性是显而易见的。首先，由丁功能描述可完全独立于芯 片结构，在设计的最初阶段，设计师可不受芯片结构的约束，集中精力进行产品设计, 进而避免了传统设计方法所带来的重新再设计风险，大大缩短了设计周期。具次，设计的再利用得到保证。冃前的电子产品正向模块化发展，所谓模块化就 是对以往设计成果进行修改，组合和再利用，产生全新的或派生设

34、计，而自顶向下设 计方法的功能描述可与芯片结构无关。因此可以以一种IP的方式进行存档，以便将 来的重新利用。第三，设计规模大大提高。简单的语言描述即可完成复杂的功能，不需耍手工绘 图。第四，芯片选择更加灵活。设计师可在较短的时间内采用各种结构芯片来完成同 一功能描述，从而在设计规模、速度、芯片价格及系统性能要求等方面进行平衡，选 择最佳结果。冃前，最为常用的功能描述方法是采用均已成为国际标准的两种硬件描 述语言：VHDL 和 Verilogo3. 2 VHDL硬件描述语言VHDL语言的全称是超高速集成电路硬件描述语言(Very High Speed Integrated Circuit Har

35、dware Description Language), VHDL 是美国国|防咅匕为了解 决电子系统众多承包公司的设计描述不统一而发起创建的，创建VHDL的最初冃标是 用于标准文档的建立和系统功能的模拟，基木想法是在高层次上描述系统或元件的行 为。VHDL的两个最直接的应用领域是基于可编程逻辑器件的系统开发和专用集成电 路的设计。一段VHDL代码编写完成以后，设计者可以通过可编程逻辑器件来实现电 路功能，或者把代码送交集成电路加工厂来生产专用集成电路器件。后者是冃前许多 专用集成电路开发公司所采用的方法。3.2.1 VHDL语言的基本结构一个完整的VHDL语言程序通常包含实体(Entity)

36、 结构体(Architecture)配 置(Configuration) 包集合(Package)和库(Library)五个部分。1、实体(ENTITY)实体说明部分是说明一个器件的外观视图，即从器件外部看到的器件外貌，其中 包括器件的端口，同时也可以定义参数，并把参数从外部传入模块内部，主耍用于描 述所设计的系统的外部接口。2、结构体(ARCHITECTURE)结构体也叫构造体，是描述一个器件的内部视图，是次级设计单元。在其对应的 初级设计单元实体说明被编译并且被并入设计库Z后，它就可以单独地被并入该设计 库中。结构体描述一个设计的结构、行为、元件及内部连接关系，也就是说它定义了 设计实体的

37、功能，规定了设计实体的数拯流程，制定了实体内部元件的连接关系。3、库(LIBRARY)库是经编译后的实体、结构体、包集合和配置的集合。使用库时总耍在设计单元 的前面予以说明。一旦说明，库中的数据对该设计单元就是可见的，从而共享已经编 译过的设计结果。VHDL语言中存在的库大致有IEEE库、STD库、ASIC厂家提供的库、 用户定义的库和现行作业库。4、配置(CONFIGURATION)配置语句从一个库中为一个实体选择一个特定的结构体，是一种放在库中的被编 辑单元，并有相应的配置名。通过配置技术，可以选取多种不同的结构体，以便对一 个设计任务采用仿真工具进行多种配置的性能实验。配置用于将元件实例

38、与实体-结 构成对绑定，决定了那个结构体与实体关联。3.2.2 VHDL语言的特点(1) 作为HDL的第一个国际标准，VHDL具有很强的可移植性。(2) 具有丰富的模拟仿真语句和库函数。(3) VHDL有良好的可读性，接近高级语言，容易理解。(4) 系统设计与硬件结构无关。(5) 持模块化设计。3.3 EP1C6Q240C8 芯片简介FPGA 器件选择 Altera 公司 Cyclone 系列的 EP1C6Q240C8 芯片。EP1C6Q240C8 芯 片共有5980个逻辑单元，支持接近12万门的设计，内部嵌有160bits的RAM ,并 且包含2个PLL o它包含34个差分通道支持最大用户I

39、/O数为185。EP1C6Q240C8 芯片内部模块间采用的是高速延时并且可以预测的快速通道连接；逻辑单元具有高扇 出的级联链和快速进位链。该芯片的功能与用途有以下儿点：1、迅速验证自己的设 计与想法。EP1C6包含逻辑单元5980个，支持接近12万门的设计，足够验证一般规 模的设计。由于许多CPLD开发板因为容量太小，无法验证的设计，而本开发板都可 以轻而易举得完成。2、迅速入门nios处理器。ezNiosC.6系列是冃前价格最低的良 好支持nios软核处理器的开发板。ezNios660包含64Mbits DRAM足够运行大多数的 程序。在使用时候,可以将 Program memory Re

40、ad-only data memory Read/Write data memory均设为sdram,程序与数据通过JTAG接口传送到sdram中，并且不需耍 flash,就可以运行大多数的程序。3、教学与学习。是教学或者学习数字电路.Verilog （或者VHDL）硬件描述语言的得力助手。常用的CPLD开发板因为容量太小，稍微复 杂一点的设计，就容纳不下，影响了您的学习；木开发板包含逻辑单元5980个，内 嵌RAM共92, 160bits,支持接近12万门的设计,足够验证一般规模的设计了。3. 4键盘控制电路结构与原理图按键方式可分为独立式和行列式这两种，本文中采用行列式按键结构，是4X4

41、键盘，并且只用了其中的11个按键。行列式按键是直接用I/O 口线通过动态扫描构 成的按键电路。具中每个按键通过动态扫描要八根I/O 口线，并且每个I/O 口线的按 键独立工作。首先需耍固定输出4行高电平，即接到电源上，然后输岀4行低电平，在读入的 4行输出值时，高电平会被低电平拉低，若读入的4行中它们均为高电平，则可以确 定肯定没有按键按下；若读入的4行有一位为低电平，则对应的该行肯定有按键按 下，这样便可以获取按键的行值。那么，获取列值时，先输出4列高电平，再输出4 行低电平，读入列值后，若其中哪一列为低电平，可以确定该列有按键按下。在获取到行值和列值后，组合成一个8位的数据，然后根据实现的

42、不同编码对每 个按键进行匹配，找到键值后在7段数码管上显示出来。按键控制电路图如图3-1所示：9P13F 亠ko5 KIQUKJO： O io4C4oo一X cX o_-4o_1_oK7pjjro_ O_qOOKOo o-x w|_o 一1o_-Kllpior1_O_IOflcO XXIIO_-X141o ，K13iVCq_O_1,|RKL33KLQRiar33EI1RK4S3K1图3-1 4X4键盘结构原理图3.5数码管显示结构与原理数码的显示方式一般有三种：第一种是字型重叠式；第二种是分段式；第三种是 点阵式。冃前以分段式应用最为普遍，主要器件是七段发光二极管（LED）显示器。 它可分为两

43、种，一是共阳极显示器（发光二极管的阳极都接在一个公共点上），另一 是共阴极显示器（发光二极管的阳极都接在一个公共点上，使用时公共点接地）。LED显示器件的显示原理是一种用发光二极管显示字段，在FPGA应用系统中， 我们常用的比较简单的一般都是7段LEDo这种数码管显示有以上两种方式,这两种 方式的区别是驱动的输入信号的高低不同。本文采用共阳极显示类型的，共阳极显示 型的LED显示模块的发光二极管是与阳极相连的。数码管显示块是由八个发光二极管排列组成的，其中的七个发光二极管排列成一 个规则的“8”字形，另外一个发光二极管构成小数点（见图3-2所示）。FPGA与七 段数码管显示模块的接口非常容易实

44、现，它是将FPGA的一个八位的并行输出与显示 模块发光二极管相应的引脚相连接即可。用这个八位并行输岀的不同字节数据便可控 制数码管而获得不同的数字或字符，通常是将控制发光二极管的这八位字节数拯称为 段选码。共阳极和共阴极的段选码是互为补数的。G F 共极 A BAD DP ED 共极 CDP图3-2数码管管脚图七段数码管输入输出关系如表3-1所示：输入输出输出显示输出abcdefg0000111i110000010110000100101101101200111111001301000I100114010110110115011010111116011111100007100011111118

45、I00111110119表3-1七段数码管输入与显示的对应表4系统详细设计4. 1 Quartus软件介绍Quartus II是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最 大可编程逻辑器件的供应商Z-o Quartus II界面友好，使用便捷，被誉为业界最易 用易学的EDA软件。在Quartus II上可以完成设计输入、元件适配、吋序仿真和功能 仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地 进行设计输入、快速处理和器件编程。Quartus TI提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。能 够支持逻辑门数在白万门以上的逻辑器件的开发，并且为第三方工具提供了无缝接 口。Quartus II可与MATLAB的Simulink和DSP Builder结合，是开发DSP硬件系统 的关键 EDA 工具,Quartus II 与 SOPC Builder 结合，能够开发 SOPC （System On a Programmable Chip）系统，是一款很有发展前途的EDA软件。Quartus II开发系统的特点：（1）开放的界面 Q