十六进制

1、进制的 168 转换为二进制 得出结果 将十进制的 168 转换为二进制，（ 10101000） 2 分析 :第一步，将 168 除以 2,商 84,余数为 第二步，将商 84 除以 2，商 42余数为 第三步，将商 42 除以 2，商 21余数为 第四步，将商 21 除以 2，商 10余数为 第五步，将商 10 除以 2，商 5 余数为 第六步，将商 5除以 2，商 2 余数为 第七步，将商 2除以 2，商 1 余数为 第八步，将商 1除以 2，商 0 余数为 第九步，读数，因为最后一位是经过多次除以 2 才得到的，因此它是最 高位，读数字从最后的余数向前读，即 10101000 （ 2） 小数部分 方法：乘 2 取整法，即将小数部分乘以 2，然后取整数部分，剩下的小数部分继续乘以 2，然后取整数部分，剩下的小数部分又乘以 2，一直取到小数部分 为零为止。
如果永远不能为零，就同十进制数的四舍五入一样，按照要求保留多少位小数时，就根据后面一位是 0还是 1，取舍，如果是零，舍掉，如果是 。

2、个手指，所以十进制是比较合理的选择，用手指可以表示十个数字， 0 的概念直到很久以后才出现，所以是 1 10 而不是 0 9）。
电子计算机 出现以后，使用 电子管 来表示十种状态过于复杂，所以所有的 电子计算机中只有两种基本的状态，开和关。
也就是说，电子管的两种状态决定了以电子管为基础的电子 计算机 采用二进制来表示数字和数据。
常用的进制还有 8 进制和16 进制，在电脑科学中，经常会用到 16 进制，而十进制的使用非常少，这是因为 16 进制和二进制有天然的联系： 4 个二进制位可以表示从 0 到 15 的 数字，这刚好是 1 个 16 进制位可以表示的数据，也就是说，将二进制转换成 16 进制只要每 4 位进行转换就可以了。
二进制 的 00101000直接可以转换成 16 进制的 2字节是电脑中的基本存储单位，根据计算机字长的不同，字具有不同的 位数 ，现代电脑的字长一般是 32 位的，也就是说，一个字的位数是 3字节是 8 位的 数据单元 ，一个字节可以表示 0 255 的十进制数据。
对于 32 位字长的现代电脑，一个字等于 4 个字节，对于早期的 1。

3、0CCFF00FFCC66FF990099CC0099CC33FFCC99CC990066993399CC66CCCC00CC663366蓝色，以及它们的16进制代码。
660099666FF000CC9933CC6666996600663333660066CC9900FF33339999CCFF9933FF3300996699FF9966CC3300CC0033663300333300FF6699CC6633993333FF0066996633CC3333CC3399CC6600CC0066FF0099CC9966FF0033FF66CCFF3300663366FF3399FF6600FF3366CC0033996633FF0000660099FFCCCCFF00003333CCFF9999FF0000FF00CCFF9999CC0000996666CC0033CC黄色、褐色、玫瑰色和橙色，以及它们的16进制代码。
FFFFCCFFCC00CC99090663300FF6600663333CC6666FF6666FF0000FFFF99FFCC66FF9900FF9966CC330099。

4、留效应进行动态刷新显示,以30次/秒的速度以此显示4个十六进制数。
所以是S10的数值必须以此速度从03计数。
同时输出AN30的数值必须和S10同步，这样就保证在正确的时间显示正确的数字。
当然同时要使用使能端控制第三位数码管使其熄灭。
四、实验目的1进一步熟悉XILINX公司EDA开发系统软件平台的操作。
2学会将50M的晶振经多次分频后得到低频脉冲信号。
3学会用VERILOGHDL中的CASE语句来创建七段译码器。
4学会使用原理图作为顶层图实现数字电路。
5掌握数码管动态扫描显示技术。
6学会用BASYS2FPGA开发板下载执行并验证代码。
五、实验内容1利用HDL代码输入方式在XILINXISE134平台上实现一个十六进制七段数码显示管设计；2使用原理图作为顶层图实现数字电路，使用模块实例语句连接前面所设计的七段译码器模块；3生成比特流文件下载到开发板上进行验证。
六、实验器材（设备、元器件）1计算机（安装XILINXISE134软件平台）；2BASYS2FPGA开发板一套（带USBMINIUSB下载线）。
七、实验步骤1、在XILINXISE134平台中，新建一个工程LED。
我们选用的BASYS。

5、322、设计要求33、设计方案及实现情况331、设计思路332、工作原理及框图333、各模块功能描述434、仿真结果1135、试验箱验证情况114、课程设计总结145、参考文献14附录1液晶显示屏说明书1531、课程设计目的1学习操作数字电路设计实验开发系统，掌握液晶显示模块的工作原理及应用。
2掌握组合逻辑电路、时序逻辑电路的设计方法。
3学习掌握可编程器件设计的全过程。
2、课程设计内容和要求21、设计内容用VHDL语言编写程序，实现利用按键开关控制液晶屏显示16进制数。
22、设计要求。

6、仿真结果1236、实验箱验证情况134、课程设计总结165、参考文献176、附录液晶显示器简介1721、课程设计的目的（1）学习操作数字电路设计实验开发系统，掌握液晶显示模块的工作原理及应用。
（2）掌握组合逻辑电路、时序逻辑电路的设计方法。
（3）学习掌握可编程器件设计的全过程。
2、课程设计的内容和要求21、课程设计内容（1）学习掌握键盘开关控制模块、液晶显示模块的工作原理及应用；（2）熟练掌握VHDL编程语言，编写键盘开关控制模块的控制逻辑；（3）仿真所编写的程序，模拟验证所编写的模块功能；（4）下载程序到芯片中，硬件验证所设置的功能，能够实现十六进制数字的显示；（5）整理设计内容，编写设计说明书。
22、课程设计要求（1）本课程设计说明书。
（2）VHDL源程序及内部原理图。
（3）该设计可以在实验箱上正常工作并演示。
3、设计方案及实现情况31、设计思路本次设计要求利用VHDL语言编写源程序，利用键盘控制液晶显示十六进制数。
因此，本次设计的程序利用矩阵键盘模块产生的按键信号来控制OCMJ模块显示0F十六进制数。
当程序被下载到FPGA中，首先进行上电自复位，接着检测是否有按键按下，并判读。

7、6一、设计要求（1）加法器分为两个输入（二进制数），后通过74LS194移位，用74LS283逐位逐位相加，最后在LED显示器上显示。
（2）只按一次触发开关，就能置完数相加得出最后结果在LED上显示出来。
二、基本工作过程（1）输入数据部分主要是通过两个开关和两个74LS194来输入数据（2）加法部分通过74LS283的逐位逐位相加（3）脉冲控制部分用74LS161来计数，给四次脉冲后停止（4）显示部分用七段数码管LED来显示结果三、加法器的设计骤1、加法的实现74LS283将来自74LS194的Q1相加，进位C4通过74LS74转变放回CO相加，SUM1与74LS194的左移相接，如此循环将四位加完2、脉冲的实现通过74LS161来控制脉冲跳动四次后停止，而不用手动按四下，就像我们使用的计算器一样，输入完要相加的数据后，按一下就可得出相加的结果。
3、仿真电路图四、实验调试基本能实现加法功能，只是有时会有一点小问题，置完数有时会出错，重新置数就可以没事。
五、设计总结此简易加法器的设计通过MULTISIM10软件的仿真,证实了其在实际中的运用的正确性和可靠性。
完全可以实现任务的要求。
通过这。