数字时钟74ls160的设计毕业设计.doc

1、河北联合大学课程设计说明书设计题目 数字电子钟 专 业 自动化 姓 名 学 号 200901010123 指导教师 2012年1月8日时间2012-1-8地点河北联合大学课程设计内容目录1绪论21.1.课题描述21.2.基本工作原理与框图22方案的选择32.1 时钟信号源32.2 分频器的实现32.3 译码显示器43各部分电路原理及器件简介43.1 秒信号产生电路43.1.1 振荡器43.1.2 分频电路53.2 进制计数器电路63.2.1 74LS160功能简介63.2.2 60进制计数器73.2.3 24进制计数器83.3 译码显示电路93.3.1 74LS4893.3.2 译码显示电路图

2、103.4 校时电路103.4.1 校时电路原理10小时校时部分电路原理与分校时电路相同。123.4.2 校时电路的消抖12实际使用时，因为电路开关存在抖动问题，在校时开关前接入施密特触发器整形而获得比较理想的矩形脉冲波形，消除抖动，具体电路图如下：123. 5 整点报时电路123.5.1 整点报时方案124 电路板焊接14总 结16致谢161绪论1.1. 课题描述在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国钟表业发展的希望。数字钟被广

3、泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。本课题所设计的电子时钟是一个最基本的数字钟。1.2. 基本工作原理与框图数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生，通常先用石英晶体振荡器产生32768Hz的脉冲，经过整形、

4、分频产生1Hz的秒脉冲。分频用CD4060分出2Hz的脉冲，再用CD4013分出1Hz的脉冲。然后1Hz脉冲经过校时电路送到秒计数器的个位，秒计数器是由两块74LS160组成的六十进制计数器，其十位TC接校时电路。校时电路的CP1接分计数器个位的CLK端，分计数器也是由两块74LS160组成的六十进制计数器，分计数器的十位的TC端接入校时电路。校时电路的CP2接时计数器的CLK端，分计数器是由两块74LS160组成的二十四进制计数器。校时电路的S1、S2、S3控制“校时”、“校分”和“校秒”。各个计数器分别接译码器，各个译码器分别接显示器。电路的基本原理就是这样，下面我将介绍各个模块的具体功能

5、及原理。以下是我在下面整合的全电路原理框图。2方案的选择2.1 时钟信号源时钟信号源是时钟类项目的心脏，他的精确度直接影响到整个项目的性能。要产生1Hz脉冲可用石英晶体振荡器和555多谐振荡器。555多谐振荡器的优点是起振容易，振荡周期调节范围广，缺点是频率稳定性差，精度低，所以在本试验中不宜使用。石英晶体振荡器不仅选频特性极好，而且谐振频率十分稳定，其稳定度可达10-1010-11。因此在本实验中我选择石英晶体振荡器。2.2 分频器的实现 因为时钟信号源已选中使用32768Hz,而输出的要求是1Hz的秒时钟信号，所以分频器需要实现的分频功能。可以采用专用分频器，如六分频，十二分频，1/60分

6、频器，常用集成电路有74LS92，74LS56,74LS57等。也可以用各种进制计数器构成分频器，如CD4020,CD4040,CD4060，异步十进制计数器74LS90，同步十进制计数器74LS290，双时钟同步加减计数器74LS192都可以很容易构成十进制，十二进制，二十四进制，六十进制分频器。还可以用脉冲分配器，如CD4017,CD4022.除此以外还可采用带有7段译码器的十进制计数器，连接LED时可以不再需要外加译码，如CD4026,CD4033。结合本实验的特点，最后我使用了十四位2进制计数器CD4060，它可以进行214次分频，再用CD4013尽可以完成分频了，就得到了1Hz脉冲。

7、2.3 译码显示器译码显示器可用带译码器的LED数码显示管，它的显示管可接受4输入8421BCD编码，因其内部有译码器，比较方便。也可用译码芯片LED数码显示管，可采用74LS47，74LS48,CD4511等集成电路将BCD码译成段码发送给8段发光二极管数码管，当然要选择相配的共阴极或共阳极译码驱动器。在这个电路中我选择了CD4511+LED数码显示管。3各部分电路原理及器件简介3.1 秒信号产生电路3.1.1 振荡器 振荡器是数字电子钟各位计数的基本时钟信号，要求产生的时钟信号必须频率稳定和精确。根据石英晶体振荡器所具的特性，可以选用32768Hz的石英晶体振荡器来进行振荡电路设计。电路中

8、，有22p电容2个，32768Hz石英晶体振荡器1个，阻值较大的电阻1个。晶体振荡器电路3.1.2 分频电路 由于2的15次方刚好是32768，所以将上述晶体振荡器产生振荡电路经过15次分频即可得到所需的1Hz时钟信号。 但是，由于芯片的限制，提供的芯片有CD4060，这是个14次分频器，还差一次分频，可以用D触发器实现。 综合上述，可以先用CD4060进行14次分频，将所得信号再用D触发器分频，即可得到频率为1Hz的时钟信号。电路图如下。分频电路3.2 进制计数器电路 3.2.1 74LS160功能简介 CLK是脉冲输入端；RCO是进位信号输出端；ENP和ENT是计数器工作状态端；CLR是异

9、步清零端；LOAD是置数端；VCC接正电源，GND接地；AD是数据输入端，QAQD是计数器状态输出端。电源电压5V，输入电压5V。其状态表如下所示：输 入输 出注CLRLDENTENPCLKABCDQAn+1QBn+1QCn+1QDn+1CO01111x0111xx10xxx1x0xxxxaxxxxbxxxxcxxxxdxxx0 0 0 0a b c d计 数保 持保 持00清零置数3.2.2 60进制计数器 60进制计数器是由两个74LS160十进制计数器经过一定的方式连接组成的。具体连接是这样的，一片74LS160用低位，另一片设计成六进制计数器做为高位。将高位片的QB和QC接入与门，出来

10、接入高位片的CLR,当高位片为0110时，CLR为低电平，此时清零，实现了六十进制,由于存在竞争与冒险，所以，为了消除这种现象，接线如下分和秒的实验电路如下图：3.2.3 24进制计数器 24进制计数器也是由两片74LS160组成的，当各位计数状态为Q3Q2Q1Q0=0100,十位计数状态为Q3Q3Q1Q0=0010时，计数器归零。通过把个位Q2、十位Q1接入与非门，然后接入个位、十位的MR端。令计数器清零，从而实现二十四进制计数器的功能。其连线图如下所示：3.3 译码显示电路3.3.1 74LS48本实验采用7448七段译码器。其中 A,B,C,DBCD码输入端；Qa,Qb,Qc,Qd,Qe

11、,Qf,Qg译码输出端，输出“0”有效，用来驱动共阴极LED数码管；LT测试输入端，LT=“0”时，译码输出全为“1”；BI（RBO）灭灯输入端；。RBI是灭零输入端。其引脚图如下：3.3.2 译码显示电路图 译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。其电路图如下所示：3.4 校时电路 3.4.1 校时电路原理校时电路是数字中不可缺少的部分，当数字显示与实际时间不符时，就要根据标准时间进行校时。在秒十位与分个位之间接入与门和单刀双掷开关，其简单电路如下所示：U2DCD_HEX4321U3DCD_HEX4321VCC5VU674160NQA14QB13QC

12、12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U8A7408NU9A7400NU1074160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U20A74LS08JJ1Key = Space19171815141312109876110VCC分校时电路部分小时校时部分电路原理与分校时电路相同。3.4.2 校时电路的消抖实际使用时，因为电路开关存在抖动问题，在校时开关前接入施密特触发器整形而获得比较理想的矩形脉冲波形，消除抖动，具体电路图如下：3. 5 整点报时电路3.5.1 整点报时方案功能实现的是从早

13、上9点到晚上8点的时间内整点报时，从59分51秒开始报时，51,53,55,57秒是低音，59秒是高音，低音鸣蜂器是500HZ，高音是1KHZ。具体实验电路如下： 4 电路板焊接电路设计好之后需要经过调试确认电路可行性后，方可焊接电路。 调试顺序为：秒模块，分模块，小时模块，校时模块，报时电路模块，利用实验箱逐个进行调试。每个模块进行调试都确认无误后，即可把每个模块连接好，组成一个完整的数字电子钟。 根据Multisim软件对电路仿真后得出的结论是没有问题的，在一般情况下接线后不会有问题，但是前提是调试时接线不能接错。焊接时应把芯片整体的排布有一个概念，尽量做到整齐，容易检查，走线，飞线简单。

14、注意各个芯片的接地端和电源端要焊好，不要出现虚焊、焊连等情况。由于电路比较复杂，焊接完成后若然出现问题，需要反复检查，最终解决问题。 焊接是在电路板后面焊，所以要注意管教顺序。实物图5 整体效果图总 结经过近多日的努力，终于将本次课程设计做完了，但由于水平有限，文中肯定有很多不恰当的地方，请老师指出其中的错误和不当之处，使我能做出改正，我会虚心接受。在本次课程设计过程中，我增强了自己的动手能力和分析能力。通过跟老师和同学的交流，也通过自己的努力，我按时完成了这次课程设计。在此过程中，我学会了很多，也看到了很多自己的不足之处。在以后的学习生活中，我会努力学习专业知识，完善自我，为将来的发展做好充

15、分的准备。总之，在这次课程设计中，我受益匪浅，学到了很多书本上所没有的东西，懂得了理论和实际联系的重要性，理论转化实际需要还很多。在以后的学习中，我不仅要把理论知识掌握牢固，更要提高自己的动手能力和分析能力。致谢通过一周的努力，终于将数字电子钟课程设计完成了，在完成课程设计的这二周中，老师给予了我很大的帮助。她不仅是指导我们完成了设计，还教会了我们做设计的一般步骤、设计思想和设计方法。当我们对此课程设计无从下手的时候，王老师专心地为我们讲解，为我们解决了很多实际存在的困难和问题。她在实验室里利用自己的时间为我们梳理流程，讲解原理，使我们对此次的课程设计能圆满完成增添了很多信心，真正的从心理和解

16、决实际问题上为我们树立了很好的榜样，我们为能有这样的好老师而感觉到骄傲。在此我们衷心的感谢一直不辞辛劳为我们指明方向的老师，也要感谢教会我知识的学校为我们提供实践的场所和实践器材，还要感谢那些耐心帮助我们的同学们。通过这次的课程设计，不仅使我们学到了很多专业方面的知识，也让我们明白了不畏困难、勇于攀登艰难的重要性，这对我们未来的学习和生活产生很大的影响。在此，再次感谢我的学校、王老师和同学们。课程设计收获1. 通过这次课程设计，加强了我们动手、思考和相互互动合作解决问题的能力。2. 在设计过程当中提高了我们对一些电子元器件的真正认识和了解！ 也基本上解开了我的一个疑惑：生活中的电子产品如电视，

17、冰箱这些如何制作成功的？3. 在电路仿真过程中加强了我们对multism仿真软件的掌握与应用！4. 在设计过程中，会遇到很多困难。比如555定时器如何实现分频，两个74160如何构成分计数位秒计数位的六十进制计数器！在实际利用multism仿真软件进行仿真时会发现按照书本上的芯片接法会遇到困难，这些花费了很多时间进行改进。另外在做实物的过程中体会到了每一个焊接点必须做到认真，严谨，焊接到位，这样如果后面出现问题了可以让我们排除由于焊接出现的问题！实际过程中我们因为这点浪费了很多时间！5. 做到理论联系实践，加深了我对电子产品是怎么设计出来的一种初步了解，也为我们以后的课程设计打下基础！ 学生：（签名） 年 月 日成绩评定优秀良好中等及格不及格指导教师：王静波 2012年1月10日