电子技术综合设计报告.doc

1、目录一、数字钟的基本组成及工作原理.21、数字钟的构成22、数字钟的工作原理2二、数字钟的设计与制作3 1、方案设计32、设计步骤与方法22.1、方案流程图32.2 、NE555脉冲电路产生32.3、计数器电路52.4、译码和显示电路72.5、校时电路10三、数字钟的扩展功能111、定点报时112、 12以后化为112四、总结及体会12五、参考文献.13 数字时钟设计 内容摘要：数字钟由计数电路、译码电路、显示电路、校准电路、信号发生脉冲电路等几部分组成。首先，采用采用不预置初值的计数器CC4518，构成60进制或24进制计数电路，然后进行级联组成秒、分、小时计数。采用BCD7 段锁存译码驱动

2、器CC4511组成译码电路。采用七段共阴极数码管构成显示电路，根据RS 基本触发器及单刀双掷开关来组成校准电路, 每搬动一次开关产生一个计数脉冲, 实现校时功能。利用CD4060和32768的晶振构成32768hz的信号发生器，然后经过CD4060的14级分频分出2Hz，再经过CD4040的2分频分出1Hz秒脉冲，构成信号发生脉冲电路。其次，按照系统方案，运用相关软件完成数字钟主体电路的仿真设计，用protel99软件绘制原理图，检查无误后生成PCB版，完成整个电路的设计工作。最后焊接并调试电路板，通过不断调试，实现本次数字钟设计要求的全部功能。 关键词： 数字钟，报时，振荡，计数，校正一、数

3、字钟的基本组成及工作原理1、数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。它由振荡器、分配器、计数器、译码器和显示器电路组成。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。2、数字钟的工作原理振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。通过校时电路可以对

4、分和时进行校时，且计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。二、 数字钟的设计与制作1、方案设计方案一：用CC4518计数器构成计数电路，用CC4511译码构成译码电路，用LG5011AH共阴数码管构成显示电路，用555构成多谐振荡器构成秒脉冲信号发生器，用发光二极管作输出显示。方案二：首先构成一个由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用由32768Hz的石英晶体振荡器和由CD4060构成

5、的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲，时计数器的进位输出作为周计数器的CP脉冲。使用74LS48为驱动器， BS201A数码管作为显示器。2、设计步骤与方法2.1方案流程图2.2 NE555脉冲电路产生1）555管脚图 图2 555芯片管脚图2）555芯片引出端功能说明表1 引出端功能符号说明符号功能符号功能低触发端阀值端输出放电端复位控制电压3）555构成多谐振荡器电路图（f=1HZ）图3 多谐振荡器电路 图4 多谐振荡器波形4）相关参数计算 2.3计数器电路用CC4518构成60、24进制计数电路

6、。1） CC4518芯片功能介绍CC4518为双BCD加计数器，该器件由两个相同的同步4级计数器组成。计数器为D触发器。具有内部可交换CP和EN线，用于在始终上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。CR为高电平时，计数清零。计数器在脉动模式可级联，通过将Q3连接至下一计数器的EN输入端实现级联。同时后者的CP输入保持低电平。2) CC4518芯片管脚图图5 CC4518管脚图3）CC4518芯片功能表表2 CC4518功能表CL (CP0)EN (CP1)R功 能10加计数00加计数0不 变0不 变00不 变10不 变1Q3Q0=04）60进制计数电路图

7、6 60进制计数电路工作原理：根据CC4518的芯片功能，当CLK端接低电平时EN端为下降沿加计数。个位向十位的进位脉冲，利用Q3的下降沿，接EN端。每当个位计满9后就使高片计1从而完成计数。要完成60进制，只需十位计数到0110，即Q1、Q2接与门再对十位进行清零即可。5）24进制计数电路图7 24进制计数电路工作原理：24进制计数电路工作原理与60进制计数电路工作原理基本思想相同都是利用CLK端接低电平时EN端为下降沿加计数。个位向十位的进位脉冲，利用Q3的下降沿，接EN端。每当个位计满1001B后就使高片计1完成计数。不同之处在于此电路是计数到24，此时的清零工作分别要牵扯到十位和个位（

8、0010 0100）利用个位的Q2和十位的Q1经过一个与门同时对两片CC4518芯片同时清零。完成24进制的计数2.4、译码和显示电路CC4511实现译码，LG5011AH共阴数码管实现显示电路：1）芯片功能介绍： 图8 CC4511管脚图 图9 LG5011AH管脚图 表3 CC4511功能表显示输 入输 出LEBILTDCBAabcdefg0011000011111101011000101100002011001011011013011001111110114011010001100115011010110110116011011000111117011011111100008011100

9、01111111901110011110011消隐011101000000001111消隐010000000锁存111锁存灯测试01111111数码管内部已将3端、8端连接在一起，所以使用时，3端接地，8端悬空。2）译码、显示电路12图11译码、显示电路3）译码、显示电路工作原理1）限流电阻计算：数码管的工作电压为（手册数据），工作电流为（手册数据），译码器输出的高电平，则限流电阻上的电压应该为，限流电阻阻值： 2）两片CC4511用于进行译码，分别代表所记录数据的个位和十位。当从4511的A、B、C、D四个输入端口输入一个二进制数据后会从输出口输出相应的十进制数据。在对十进制数进行显示时只需

10、把输出端与相应数码管的输入端连接好，即可进行显示。3）24进制的数码显示与60进制的数码显示在译码与显示电路方面所用的电路是同一电路，而具体实现不同进制计数是通过CC4518在不同时刻对芯片清零来实现的。4）其中数码管的显示，加入了限流电阻。防止因电路中的电流过大而烧坏数码管，对其起到保护作用。4） 60进制计数、译码、显示单元电路图12 60进制计数、译码、显示单元电路工作原理：个位进位时提供给十位一个脉冲，使十位计数，当十位计数到六时，两个高电平相与传给MRB端，进行清零。5）24进制计数、译码、显示单元电路图13 24进制计数、译码、显示单元电路工作原理：个位进位时提供给十位一个脉冲，使

11、十位计数，当十位计数到二个位计数到四时，两个高电平相与传给MRB端，进行清零。2.5、校时电路图14 校时电路工作原理：当正常计时时，分十位和秒十位进位脉冲分别通过与非门进入电路进行正常的计时，校时脉冲被封锁。而当要校时时，S1或S2开关闭合，这是相应的分十位或秒十位脉冲被封锁，校时脉冲通过与非门进入电路完成校时功能。三、数字钟的扩展功能1、定点报时 图15数字钟定点报时电路图工作原理：通过CC4518计时器设定好报时时刻（如：12时12分24秒）， 通过74LS273锁存器进行锁存；CC4518计时器进行正常计时，当计时时间和设定的报时时间相同时，74LS266全部输出高电平，经74LS21

12、与门输出高电平，使三极管导通，音乐芯片发出报时声音，达到效果。2、12以后化为1图16 数字钟12归1电路图工作原理：由DFF1的Q和CC4518的低三位做个位， D触发器2的Q做十位，时钟脉冲经DFF1分频后给CC4518的时钟输入端CP1B。上电后全为0。当个位1010 时, 经与门产生高电平给CC4518清零端MRB，同时DFF1的Q翻转为零，个位清零。当十位和个位为10011 时,经与门产生高电平对CC4518的输出端清零，DFF1的Q翻转为高电平，个位为1，同时高电平信号经反向后对DFF2清零，十位清零。实现12归1的计数。四、总结和体会通过这次对数字钟的设计与制作，让我更加熟练地掌握了设计电路的软件，也让我了解了关于数字钟的原理与设计理念，提高了自己的动手及分析能力。在完成电路仿真之后，实际焊接过程中因为存在各种各样的条件制约，所以在设计过程中有必要考虑仿真和焊接的差异，从中找出最适合的设计方法。 五、 参考文献1 曹国清.数字电路与逻辑设计.徐州：中国矿业大学，19982 谢自美.电子线路设计实验测试武汉：华中科技大学，20003 王慧玲.电工电子实验与实训.北京：机械工业出版社，20034吴建强.电工学新技术实践.北京：机械工业出版社，20045付家才.电工电子学习指导.北京：化学工业出版社，20036王建华，吴道悌，电工学实验. 北京：高等教育出版社，2003