基于计数器的数字钟电路设计.doc

1、榆林学院本科毕业设计（论文）摘要钟是一种计时的器具，它的出现开拓了时间计量的新里程。数字钟是采用数字电路实现对时、分、秒进行数字显示的计时装置，它以不同的计数器为基本单元构成。本设计利用计数器对数字钟进行设计。首先，简单介绍数字钟的发展过程、现实生活中的意义、数字钟的结构以及基本工作原理；其次，进行数字钟主电路及其扩展电路设计的方案和论证，包括了振荡器、分频器、计数器、译码器等，重点介绍了整点报时电路、校正电路；再次，对数字钟的每个单元电路进行设计；最后，利用Multisim软件对设计的正确性进行验证，并给出仿真电路图，经过验证，设计符合要求。关键字： 数字钟； Multisim； 仿真图I榆

2、林学院本科毕业设计（论文）The Design of Digital Clock Based on The CounterABSTRACTThe clock is a kind of instrument for timing, the appearance of clock starts a new course of Timing. A digital clock using the digital circuit implementation is a kind of the timing insutument,which display prevailed, minutes and s

3、econds, The clock is constitued the different the counter as the basic units.The digital clock is using the counter to complete. Firstly of all, the design introduces the development process of the digital clock simply, the structure and basic working principle in real life meaning . Secondly, the d

4、igital clock introduces the main circuit and auxiliary electrical circuit , including the oscillator, prescaler, counter decoder, etc, the paper focuses on integral point to announce the circuitd and correct circuit .Again, choicing the digital clock of each unit circuit . Finally, using the softwar

5、e verificates the correctness of design by Multisim, and gives the simulation wiring diagram, after verification, the design accords with the requirement. Key words: digital clock; Multisim; simulation wiring diagram目录摘要IABSTRACTII1 绪论11.1 引言11.2 数字钟国内外发展状况11.3 数字钟的构成和工作原理11.3.1 数字钟的构成11.3.2 数字钟原理分析

6、22 方案设计与论证32.1 振荡器的设计32.1.1 方案一32.1.2 方案二32.1.3 方案三42.1.4 三个方案的比较42.2 分频电路52.3 时间计数电路的设计52.4 译码显示电路62.5 整点报时电路的设计62.6 校时电路的设计73 单元电路的设计113.1 时间脉冲产生电路的设计113.2 计数电路的设计113.2.1 60进制计数器的设计113.2.2 24进制计数器的设计123.3 译码及驱动显示电路123.4 校时电路的设计133.5 报时电路134 电路的仿真154.1 译码及其驱动显示仿真154.2 计数器的仿真154.2.1 60进制计数器的仿真154.2.

7、2 24进制计数器的仿真164.3 校时电路的仿真174.4 整点报时电路仿真174.5 整体仿真电路图195 结论20参考文献21致 谢22附 录23III榆林学院本科毕业设计（论文）1 绪论1.1 引言数字钟是采用数字电路实现对时、分、秒，进行数字显示的计时装置。它是以不同的计数器为基本单元构成的，用途十分广泛。只要有计时、计数的存在，便要用到数字钟。同时在日常生活中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受到广大消费者的喜爱。广泛用于个人家庭、车站、码头、办公室等公共场所，成为人们日常生活中不可少的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用使得数字

8、钟的精度、运用超过老式钟表。钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及其应用，有着非常现实的意义。同时，由于其原理简单，非常适合初学者进行学习。对于本人而言，通过这次设计加强了本人的专业知识并使本人更加了解数字钟结构，大大提高了本人的手动操作能力 。1.2 数字钟国内外发展状况钟是一种计时的器具，它的出现开拓了时间计量的新里程。提起它大家都很熟悉，是给我们指明时间的一种计时器，并且我们每天都要用到它。中国是世界上最早发明计时仪器的国家。东汉时期张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天象的机械计时器，是世界机械天文钟的先驱。随着

9、科技的发展和社会的进步，人们对数字钟的要求也越来越高，数字钟不管在性能还是在样式上都发生了质的变化。在中国钟表发展史上，国产机芯研制的失败已经成为过去，“组装业”作为新兴钟表工业的起步阶段也已成为过去。一支新的充满智慧钟表经营在成长。我们相信在科技高速发展的今天，钟表运用当今材料工业、电子工业和其他领域的最新技术，一定会产生出代表中国科学水平的产品。我们希望钟表业的精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国钟表业发展的希望。1.3 数字钟的构成和工作原理1.3.1 数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这

10、些都是数字电路中应用最广的基本电路。（1）晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。（2）分频器电路：分频器电路将32768HZ的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。（3）时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。（4

11、）译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。（5）整点报时电路：一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时以示提醒。其作用方式是有连续的或有节奏的灯光闪烁,较复杂的也可以是实时语音提示1。1.3.2 数字钟原理分析数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，

12、当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时2。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，LED灯3秒响3秒停地响3次。下图是数字钟的基本逻辑框图。如图1-1所示： 图1-1 数字钟的基本逻辑框图2 方案设计与论证本章将介绍设计电路具体方案，包括振荡器的设计、分频器的设计、时间计数的设计、译码驱动显示的设计、整点报时电路的设计、校时电路的设计几个部分。2.1 振荡器的设计通过查找资料，本设计总结出了三个不同的振荡器的设计方案，下面对它们进行比较和选择。2.1.1 方案一 用555组

13、成的脉冲产生电路: R1=15*103，R2=68*103，C=10F，则555所产生的脉冲的为:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用, 如图2-1所示：图2-1 555构成的多谐振荡器2.1.2 方案二本方案采用频率fs32768Hz的石英晶体。1、2是反相器，1用于振荡，2用于缓冲整形。Rf为反馈电阻（10100M），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取535pF。C2是温度特性校正用的电容，

14、一般取20405pF，电容C1、C2与晶体共同构成型网络，完成对振荡器频率的控制，并提供必要的1800相移。如图2-2所示：图2-2 石英晶体振荡电路2.1.3 方案三由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。如图2-3所示： 图2-3 门电路组成的多谐振荡器图2.1.4 三个方案的比较综上分析：本设计采用555多谐振荡器，它的特点是：内部比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响较小，虽然输出的秒冲不够准

15、确也不够稳定，但是在仿真时，1HZ的频率太慢了，在实际中得到的时间不是1S计数一次，所以仿真都是用函数发生器代替的，所以本设计采用555多谐振荡器3。2.2 分频电路通常，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。从尽量减少元器件数量的角度来考虑，可选多极进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包

16、含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768z的信号分频为z，其内部框图如下图所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。如图2-4和图2-5所示：图 2-4 CD4046内部框图图2-5 CD4040内部框图CD4040计数器的计数模数为4096（），如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频4。将32768Hz脉冲信号输入到CD4060组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 3

17、2768/16384 = 2Hz 2.3 时间计数电路的设计由图1-1所示数字钟的逻辑图可清楚知道秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。显示“时”“分”“秒”需要6片中规模计数器。其中，“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。六十进制计数器和二十四进制计数器都选用74LS48N集成块来实现。实现的方法采用反馈清零法。2.4 译码显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七

18、段数码管的译码器常用的有74LS48N。74LS48N是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。2.5 整点报时电路的设计要求当时间到达整点前10秒开始，LED灯3秒亮3秒停地亮3次。即当时间达到xx时59分50秒时LED灯开始亮第一次，并持续一秒钟，然后停亮2秒，这样亮3次5。方案一：本方案设计电路比较简单。当电路整点报时，LED的会发光提醒。如图2-6所示：图2-6 方案一整点报时电路方案二：方案二与方案一实现功能一样，但是电路不一样，比

19、较复杂。小的区别在于，这个方案是用蜂鸣器代替的。如图2-7所示：图2-7 方案二整点报时电路2.6 校时电路的设计方案一：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图2-8所示为所设计的校时电路6。 图2-8 方案一校时电路方案二：这个方案的校时电路比较简单，由两个开关K1和K2分别控制“时”和“分”的校时。如图2-8所示图2-8方案二校时

20、电路方案三：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。如图2-9 图2-9 方案三校时电路 通过比较可知，方案二和方案三比方案一多了防抖动的措施，稳定性更好，方案二和方案三相比，防抖

21、动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案二，既能实现防抖动功能，做出事物也更经济一些。3 单元电路的设计3.1 时间脉冲产生电路的设计555振荡器电路给数字钟提供一个频率稳定的1000Hz的方波信号，可保证数字钟的走时准确及稳定7。这是本设计的秒脉冲产生电路，如图3-1所示：图3-1 秒脉冲产生电路3.2 计数电路的设计3.2.1 60进制计数器的设计秒、分计数器为60进制计数器。小时计数器为24进制计数器。“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图3-2所示，采用两片中规模集成电路74LS48N串接起来构成的

22、“秒”“分”计数器。图3-2 60进制计数器3.2.2 24进制计数器的设计同理当个位计数状态为“Q3Q2Q1Q0=0100”，十位计数器状态为“Q3Q2Q1Q0=0010”时，要求计数器归零。如图3-3所示：图3-3 24进制计数器3.3 译码及驱动显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。由74LS48和LED七段共阳数码管组成的一位数码显示电路如图 16 所示。若将“秒”、“分

23、”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示8。如图3-4所示。图3-4 译码及驱动显示电路图3.4 校时电路的设计数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :1在小时校正时不影响分和秒的正常计数 。2在分校正时不影响秒和小时的正常计数 。 如图3-5所示：图3-5 校时电路3.5 报时电路根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期

24、间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的 、个位及秒计数器十位的相与，从而产生报时控制信号9。选LED灯作为报时电路，如图3-6所示：图3-6 报时电路4 电路的仿真4.1 译码及其驱动显示仿真下面是本次设计的译码及其驱动显示仿真的结果，各个数码管上全部有数字表示设计的成功10。如图4-1所示： 图4-1 译码及其驱动显示仿真结果4.2 计数器的仿真 4.2.1 60进制计数器的仿真如图4-2所示是数字钟在59秒的时候在数码管上显示的时间。 图4-2 数码管59秒显示的时间 如图4-3所示是数字钟在过去1秒后在数码管上显示的是1分钟的时间。 图4-3 数

25、字钟1分钟显示的时间 4.2.2 24进制计数器的仿真如图4-4所示是数字钟在23点59分在数码管上显示的时间图4-4 数字钟23点59分显示的时间如图4-5所示是数字钟过去1分钟后数码管显示的时间。图4-5 数码管1分钟后的时间4.3 校时电路的仿真如图4-6所示是数字钟在24秒在数码管上的显示时间。 图4-6 数字钟24秒显示的时间如图所示4-7数字钟在经过8秒校时后显示的时间。 图4-7 8秒校时后的时间4.4 整点报时电路仿真由于电路图过大，下图只给出一个LED灯在某一个整点时刻的报时显示。图4-8所示是在7点59分53秒时刻LED 1的显示。图4-8 7:59:53时刻数码管的时间显

26、示在上面时间的显示下，如果LED 1灯发亮证明具有报时功能，不发亮证明电路不具有报时功能。如图4-9所示图4-9 报时电路LED 1灯的发亮4.5 整体仿真电路图图4-10 整体电路仿真图5 结论数字钟的设计涉及到模拟电子与数字电子技术。其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算机真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。数字钟是典型的时序逻辑电路，包含了计数器、六十进制、二十四进制数的概念。本设计主要完成了一下内容：（1）简单介绍了数字钟在生活中的作用及意义（2）简单说明了数字钟的产生、发展以及国内外的情况（3）对数字钟的结构和基本的逻辑框图进行阐述（4）对数字钟

27、的振荡器、分频器、计数器、校时电路、报时电路等几个基本电路的设计提出不同的方案进行比较和论证（5）做出对数字钟各个单元电路的最终设计和选择（6）在Multisim仿真软件上对电路进行仿真，来验证设计出的电路的正确性和可行性本设计采用计数器对数字钟电路进行设计，利用Multisim软件进行电路的仿真，实现了数字电路可以从00开始到23后再回到00的反复循环，并且实现可以进行自动校正时和分的功能。设计过程中，也暴露出了很多的问题，由于时间的关系，设计也从在很多的缺陷。在后续的过程中，会弥补从在的缺陷。本设计的缺陷主要从在下面几个方面：（1）数字钟可以进行设计的功能，但是与实际还是从在微小的误差。（

28、2）由于实际条件的限制，不能完成对数字钟实物的验证，留有少许的遗憾。同时，在设计的过程中，我也深深地体会到了自己所学的知识的有限，明白了只学好课本上的知识是不够的，要通过图书馆和互联网等各种渠道来扩展自己的知识。也明白了数字钟的很多内部结构，以及制作数字钟的方法。更重要的是使我明白了一个道理：在越是看复杂麻烦的事情面前，更应该保持一颗良好的心态，保持一颗一定要做好它的心态，一步一步来，不能好高骛远，不能急于求成，满怀信心，这样我们就一定能够搞定它！参考文献1 徐红霞.数字钟电路的设计J.广东技术师范学院学报，2008,(3):17-22.2 黄明，黄艳.多功能数字钟电路的设计与制作J.科技信息

29、2009，（27）：118.3 邵兰. 简易数字钟电路设计基本电路J.职业技术，2007，（06）:71-72.4 戴树鸿. 数字钟电路的制作J.家电检修技术, 2005,(02):64. 5 刘飞,戴华. 两种数字钟电路设计比较J.湖北师范学院学报(自然科学版), 2003,(02):40-43.6 江晓安，董秀峰，杨颂华.数字电子技术M.西安电子科技大学出版社（第三版），2008,(6)：151-160.7 秦曾煌.电工学M.高等教育出版社（第六版），2004,（1）：327-336.8 江雪山.新型日历钟、打铃定时仪J.北京 家庭电子，2011,（5）:22-23.9 龚雪梅.日历电子钟

30、设计A.西安航空技术高等专科学校学报，2004,1,22.10 程勇.实例讲解Multisim 10电路仿真M.人民邮电出版社，2010,（4）：248-260.致 谢时间如梭，转眼即将过完大学的四年生活，即将完成毕业设计。从2011年12月开始了本次设计，从开始的选题，到后来的查找资料；从开始的茫然到后来慢慢的进入状态，再到逐渐熟悉论文的流程，到现在论文的完成。中间有过着急，有过紧张，有过喜悦。经过本次设计，我拥有了无数的回忆和收获。在这次设计中暴露了许多问题，数字钟的秒脉冲信号不稳定，得不到真正的1Hz的要求，不能制成实际的数字钟，需经过多次调整。这次设计懂得了WORD的强大和仿真软件的实

31、用。对于Multisim是更加熟悉,可以灵活运用Multisim仿真软件。在此毕业设计完成之际，首先要感谢我的指导老师。从设计的选题、开题，到中期写作，至最后成稿，都是在王雄老师的悉心指导下完成的。许多问题老师总是指引我们正确的方向，让我们寻求答案，增加对题目和知识的理解。他也总是回答我们不懂的地方，使我们对论文的拓展更宽。对我们的要求严格，使我们对待论文的态度更加严谨。王雄老师严谨的治学态度、务实的工作作风、渊博的专业知识和亲切的教学方法，幽默风趣的性格，使我受益匪浅。在此谨向王老师致以真挚的谢意和崇高的敬意。还要感谢我的同学，他们在许多地方都给我很多意见，让我对论文得以改进。最后感谢我的父母！感谢他们多年来给予我的关心和鼓励!附录元件清单元器件数量7段数码显示管6计数器（74LS160N）6译码器（74LS48N）6RPACK674HC125N374LS04D1074LS02N174LS20N374LS10N174LS00D9555振荡器1LED灯3开关2可调电阻1固定电阻5电容4BUZZER3导线若干23