3位二进制同步加法计数器(无效状态为001100)74LS161构成240进制同步计数器序列信号发生器.doc

1、 目录 摘要.I 1 课程设计目的及要求 .11.1 课程设计的目的 .11.2 课程设计的要求 .12 3位二进制同步减法计数器（无效状态为001 100）12.1 基本原理 12.2 设计过程.1 2.2.1 状态图 1 2.2.2 卡诺图 1 2.2.3 特性方程，驱动方程 .32.3 设计电路图 .32.4 最后结果 43 序列信号发生器（101001） 83.1 基本原理 83.2设计过程 8 3.2.1 特性表 8 3.2.2 输出方程 93.3 设计电路图 93.4 最后结果 104 设计总结和体会 145 参考文献 15 1 课程设计目的及要求 1.1 课程设计的目的 1.学会

2、使用数字电子实验平台 2.熟悉各个芯片和电路的接法 3.熟练掌握设计触发器的算法 4.懂得基本数字电子电路的功能，会分析，会设计 1.2 课程设计的要求 1.设计3位二进制同步加法计数器（无效状态为001 100） 2.设计一个序列信号发生器（期序列为101001）2 设计3位二进制同步加法计数器(无效状态为001 100) 2.1 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。计数器不仅有加法计数器，也有减法计数器。一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。同步计数器：当输入计数脉冲

3、到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。设计同步计数器按照下面的思路进行分析！逻辑图最简逻辑表达式状态转换图状态赋值时序逻辑问题 选定触发器类型检查能否自启动2.2 设计过程 2.2.1 状态图 000111110101011010 2.2.2 卡诺图Q1nQ2nQ0n 00 01 11 100111xxx0100001xxx011110101 图 2.1Q1n Q2nQ0n 00 01 11 1001x001x011图 2.2Q1n+1的卡诺图 Q1n Q2nQ0n 00 01 11 1001x111x110图 2.3 Q1n Q2nQ0n 00 01 11 1001

4、x001x101图 2.42.2.3 驱动方程 状态方程 状态方程: =+ =+ =+ 驱动方程： J2= K2= J1=1 K1= J0= K0=2.3 设计电路图实验结果可通过数字显示器的数字变化和灯泡亮灭对比检验，较直观易懂，容易验证电路是否正确。实验用三片74LS112芯片，一片74LS00芯片，三个灯泡一个数码管，一个信号发生器组成。2.4 最后结果3位二进制同步减法计数器（其中的无效状态001 100）初始状态000 图2.6 状态一给一个脉冲变成111 图 2.7 状态二 给第二个脉冲变成110 图 2.8 状态三 给第三个脉冲变成101 图 2.9 状态四 给第四个脉冲变成01

5、1 图 2.10状态五 给第五个脉冲变成010 图 2.10 状态六给第六个脉冲变成000（起始状态） 图 2.10 状态六从上面的仿真图形可知，实现的功能是计六个数，分别是7 6 5 3 2 0 按照减法的规律递减变化，六个数计满之后触发器随即清零，从新开始计数。检查自启动将无效态（000，101）带入状态方程，输出方程进行计算 000 111 110 101 011 010 结果均为有效态故能自启动，次态图为： 001 100 000 111 110 101 011 010 3 序列信号发生器（序列101001）3.1 基本原理序列信号发生器是能够依据时钟信号输出规定序列代码的一种时序电路

6、。序列信号发生器的设计法方法同序列检测器，只是不存在输入信号X。 3.2 设计过程 3.2.1 特性表Q2nQ1nQ0nF000111101100101101100101 发生序列是101001但是要注意发生信号要从低位开始，即从右到左开始发生，千万别弄错顺序。3.2.2 驱动方程 状态方程 状态方程: =+ =+ =+ 驱动方程： J2= K2= J1=1 K1= J0= K0=3.2.2 输出方程F的卡诺图： Q1n Q2nQ0n 00 01 11 1001x011x100图 2.4根据卡诺图化简可得输出方程 F=+ = 2.3 设计电路图 实验结果可通过数字显示器的数字变化和灯泡亮灭对比

7、检验，较直观易懂，容易验证电路是否正确。实验用三片74LS112芯片，一个示波器，三片74LS00芯片，三个灯泡一个数码管，一个信号发生器组成。3.4 最后结果其中x1,x2,x3是用来计数，在这个设计实验中总共计六个数。U4是用来观察发生的序列即101001,xsc1用来观察输出波形。当六个数计完之后重新归零开始计数，这样序列101001就会按照这个顺序循环发生。 在状态000状态的时候输出信号1对应波形和数码管都是高电平 在状态111的时候输出信号0对应波形和数码管都是低电平 在状态110的时候输出信号0对应波形和数码管都是低电平在状态101的时候输出信号1对应波形和数码管都是高电平在状态

8、011的时候输出信号0对应波形和数码管都是低电平在状态010的时候输出信号1对应波形和数码管都是高电平输出的总波形结果分析由此总波形和上面的六个输出图形可以看出信号发生序列依次为：高电平，低电平，低电平，高电平，低电平，高电平，发生序列101001由低位到高位发生，即从左到又发生符合上面结果。4设74LS161构成240进制同步计数器并显示1. 设计目的：1）了解集成芯片的性能和使用方法； 2）学习用集成芯片设计记数序列； 3）学习如何设计同步计数器。 2设计原理：右图是其芯片图，此图中，CLK是计数脉冲输入端，下降沿触发；LOAD为同步置数端，低电平有效；CLR是异步清零端，低电平有效；ENP和ENT是芯片的工作状态控制端；RCO是进位信号输出端，A,B,C,D是并行输入数据端，QA,QB,QC,QD是计数器状态输出端。当同步置数端有效时，在时钟信号下降沿操作下，并行输入置数数据ABCD，是输出信号为ABCD；当异步清零端有效时，其它输入信号都不起作用，将计数器清零。2. 设计思路：采用161的同步置数端做这个设计，=1001， =1010 =0010 , =0100，用到三个芯片控制个位十位百位，当个位和十位满足= 和计数到239时清零，即当百位芯片满足=,十位满足=时清零，同时注意进位。3. 74LS161功能表5设计电路：6结果调试: