数字逻辑实践---八路抢答器设计设计.doc

1、课程设计任务书目录）前言 2第一章 设计任务 设计要求 3功能要求 4第二章 主要器件介绍 74LS148 574LS192及74LS00 774LS279 8NE555 8第三章 设计方案 抢答器框架设计 9抢答功能设计 10 定时电路设计 11报警电路设计 12时序控制电路设计 13整机电路设计 14第四章 电路实现及电路调试 电路实现 15电路调试 16实验过程出错及纠正 16第五章 结论 17第六章 参考文献 18 前言数字电路产品在生活中有着极其广泛的应用，包括计算机、数字通信、智能仪器仪表、自动控制及航天等领域中。这些给人们带来了生活，工作等方面带来了极大的方便。工厂、学校和电视台

2、等单位常举办各种智力竞赛, 抢答器是必要设备。在我校举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。为解决这个问题，我们准备就本次课设的机会制作一个低成本但又能满足学校需要的八路数显抢答器。抢答器在比赛等场合中不可缺少的设备。本文就是从数字电路芯片的功能简介开始，利用功能不同的数字电路芯片的组合来实现多路抢答器的功能。首先简要的介绍了数字电路的发展和演变。然后介绍几个主要集成芯片的管脚功能和用法。最后介绍多路抢答器的原理和设计过程。总结与改进部分，讲一些电路在实际设计调试中的不足，并加以改

3、进。智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。 第第一章 设计任务 （1）设计要求抢答器主要是基于 7 4系列集成芯片组成电路各个部分，成本较低 ，且基本能够使用于学校的一些活动中。采用74LS148编码器和74LS279 RS锁存器组成 抢答器的核心部分抢答电路。采用74

4、LS192十进制加/减计数器设计抢答器的定时部分，计数器的时钟脉冲电路提供。采用555定时器和三极管构成报警电路，时序控制电路由74LS121产生。采用七段共阴极LED数码管显示抢答序号和定时时间，由74LS48数字显示译码管显示数码管。设计器材统计如下表：（设计中些基本的器材则实验室提供）74LS121 1个电阻68 K 1个74LS148 1个电阻510 2个74LS192 2个电容10uF 2个74LS279 1个电容0.1uF 1个NE555 2个电容100uF 1个电阻1 K 1个发光二极管 2个电阻10 K 9个按键开关 9个电阻15 K 1个共阴数码管 3个电阻4.7 K 1个7

5、4LS00 1个电阻5.1 K 1个74LS11 1个电阻100 K 1个三极管3DG12 1只（2）功能要求将主要设计一个供八人使用的定时抢答器，它要实现以下主要功能：一、基本功能（1）为8位参赛选手各提供一个抢答按钮，分别编号S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发生提示，同时其他人再按对应按钮无效；二、扩展功能（1）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。当主持人启动“开始”键后，定时器自动减计时

6、，并在显示器上显示。同时扬声器上发出短暂声响；（2）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（3）若设定时间内无选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示00。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。利用本次设计出的电路制造成的定时抢答器，即可轻松实现在8人或8个代表队之间进行的抢答比赛中进行

7、控制，使得这一活动更加趣味、公平。 第二章 主要器件介绍 （1） 74LS148在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。如图所示的是八线-三线编码器74148的惯用符号及管脚图引脚图。 74LS148优先编码器（a） 符号图 (b) 管脚图74148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中I0I7为输入信号，A2

8、,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。74LS148的功能表： 输 入输 出 1000000000 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 11 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 10 11 01 01 01 01 01 01 01 0 由74148真值表可列输出逻辑方程为： A2 = (I4+I5+I6+I7)IE A1 = (I2I4I5

9、+I3I4I5+I6+7)IE A0 = (I1I2I4I6+I3I4I6+I5I6+I7)IE 使能输出端OE的逻辑方程为： OE =I0I1I2I3I4I567IE 当使能输入IE=1时，禁止编码、输出(反码)： A2,A1,A0为全1。 当使能输入IE=0时，允许编码，在I0I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。 OE为使能输出端，它只在允许编码(IE=0)， 而本片又没有编码输入时为0。 扩展片优先编码输出端GS的逻辑方程为： GS = (I0+I1+I2+I3+I4+I5+I6+I7)IE GS为片优先编码输出端，它在允许编码(

10、IE=0)，且有编码输入信号时为0 ；若允许编码而无编码输入信号时为1 ；在不允许编码(IE=1)时，它也为1 ； GS = 0表示“电路工作，而且有编码输入” （2）74LS192及74LS0074LS192功能介绍74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出。BO为借位输出：0000状态后负脉冲输出。74LS192管脚图74ls192功能表： 输入 输出MRP3P2P1P0Q3Q2Q1Q0 1 0000 0 0 dcbadcb

11、a 0 1 1 加计数 0 1 1 减计数74LS00管脚图及其功能表：（3）74LS279 74LS279管脚图及其功能表：74LS279进行反码和锁存作用（4）NE555 NE555管脚图： 第三章 设计方案抢答器框架设计 定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。图1如图所示为总体方框图。工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置

12、;开始状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。电路设计一、抢答功能设计设计电路如图1所示。电路选用优先编码器 74LS148 和锁存器 74LS279来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于清除端时，RS触发器的 R

13、、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）0，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO(图中4端) =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为5。此外，CTR，使74LS148 优先编码工作标志端（图中5号端），处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR，使优先编码工作标志端（图中5号端），所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证

14、了抢答者的优先性。如有再次抢答需由主持人将S开关重新置清除然后再进行下一次抢答。图1输入端（按键）真值表如下图2：图2二、定时电路设计节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。具体电路如图3。原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。原理及设

15、计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=1

16、0uF，代入到上式中即得 ，即秒脉冲。 图3三、报警电路设计由555 芯片构成多谐振荡电路 ,555 的输出信号再经三极管放大 ,从而推动扬声器发声。控制电路包括时序和报警两个电路 ,如图4 所示。控制电路需具有以下几个功能。主持人闭合开关扬声器发声 ,多路抢答器电路和计时电路进入正常状态; 参赛者按键时 ,扬声器发声 ,抢答电路和计时电路停止工作; 抢答时间到 ,无人抢答 ,扬声器发声 ,抢答电路和计时电路停止工作 图图4四、时序控制电路设计时序控制电路是抢答器设计的关键，它要完成以下三项功能。1)主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。2)当

17、参赛选手按动抢答按键时，扬声器发声，抢答电路和定时电路停止工作。 图53)当设定的抢答时间到，无人抢答时，扬声器发声，定时和定时电路停止工作。根据上面的功能要求，设计的时序控制电路如（图5）所示。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端 。图11、4的工作原理是：主持人控制开关从清除位置拨到开始位置时，来自于（图2）中的74LS279的输出 1Q=0，经G3反相， A1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则“定时到信号”为 1，门G2的输出 =0，使 74LS148处于正

18、常工作状态，从而实现功能的要求。当选手在定时时间内按动抢答键时，1Q1，经 G3反相， A0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出 =1，74LS148处于禁止工作状态，从而实现功能的要求。当定时时间到时，则“定时到信号”为0， =1，74LS148处于禁止工作状态，禁止选手进行抢答。同时， 门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现（功能3）的要求。集成单稳触发器74LS121用于控制报警电路及发声的时间。五、整机电路设计 经过以上各单元电路的设计，可以得到定时抢答器的整机电路，如图6所示。 由于电子技术试验箱上的数码管显示模块一集成了显示

19、驱动电路，故实际实验时电路可以更为简单。图6中的显示驱动电路部分可以不接，直接将锁存器74LS279和计数器74LS192的输出接数码管显示模块的输入插座ABCD，其对应顺序为A0-A,，A1-B，A2-C，A3-D，74LS279的输出也无须在接入74LS48的4脚，其他部分和图6相同。 图6第四章 电路实现及电路调试电路实现 3块实验电路板分别做成数字抢答器电路、可预置时间的定时电路、报警电路及时序控制电路，根据EWB仿真电路及工程上的可操作性布置芯片、元件、导线等。可以通过很多电路仿真软件进行，通过对以上进行了解，到仿真电路中去（例如：multisim），以上都可以很好的实现其功能 最后

20、实现图电路调试:（针对抢答功能） 第1点（图1）：依次按S0至S7键，每按完进行清除，达到数码管（显示选手号码）显示的数字一一与按键对应，达到效果，反之，查找问题所在：第2点（总体方案）：模拟抢答过程，（1）预设时间倒记时开始，依次按S0至S7键数码管（显示选手号码）没有数字显示并且报警发光二极管亮起表示成功，有则找出问题所在：（2）倒记时结束，抢答开始，同时或者只按S0至S7任意键，发光二极管亮起，数码管显示号码，在把所有键依次按一遍看显示号码会不会改变，不改变则完成调试，反之则找出问题。 实验过程出错及纠正 A在抢答器电路设计那一环节，根据给定的图2连线，会出错。纠正：1、实验室缺少74L

21、S48，所以我们实际连线，将74LS279的输出直接连到数字显示器上；2、74LS148的输出数字和实际输出顺序不同，要自己进行调整。 B 在定时电路设计那一环节，由于个人接线疏忽，导致预置数据不能显示。纠正： 查了74LS192芯片的功能，将其14号管脚置0，数据终于能正常预置了 第五章 结论通过这次对抢答器的设计，让我了解了电路设计的基本步骤，也让我了解了关于抢答器的原理与设计理念。由于在实际接线中有着各种各样的条件制约着，在实际中要考虑芯片本身的特性，从中找出最适合的设计方法；在设计某些模块的时候无法把握住整体，这时可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些时间，

22、但这比空想要有效的多；尽可能是电路连线有序，模块之间关系清楚，既利于自己修改，也利于与别人交流；如果电路乱的连自己都看不懂，那还如何改进和扩展。很多难点的突破都来自于与同学的交流，交流使自己获得更多信息，开拓了思路，因此要重视与别人的交流；应该有较好的理论基础，整个实验都是在理论的指导下完成了，设计过程中使用了许多理论课上学的内容，如真值表等。本次设计把理论应用到了实践中，同时通过设计，也加深了自己对理论知识的理解和掌握。总之，这次实践是非常成功的，我们追求的是理论与实践并存，课程设计就很好的为大学生表现自己综合能力提供有力的平台。通过这次学习，让我对各种电路都有了大概的了解，实践中有很多电路原理弄不清楚，通过老师和自己查资料弥补，这是理想的学习过程。所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。 第六章 参考文献1 康华光，电子技术基础.数字部分（第四版），北京：高等教育出版社，20032 李广弟，单片机基础M，北京：北航出版社，20013 梁超，一款基于单片机技术的电子抢答器J ，机电工程技术，2005，34 (1)4 李朝青，单片机原理及接口技术M，北京：北京航空航天大学出版社，19995 齐向东，多功能数字显示抢答器J . 黄石高等专科学院学报，1996附录1：数码管引脚图图1 数码管引脚图8421BCD码对应显示图 - 17 -