设计一个USB接口的计算机功能扩展板实现基于PC机的虚拟测控系统用于计算机控制技术实验中对控制算法的研究.doc

1、摘 要本课题的内容是设计一个USB接口的计算机功能扩展板，实现基于PC机的虚拟测控系统，用于计算机控制技术实验中对控制算法的研究。扩展板是一个单片机系统，具有多路模拟量输入输出功能，少量开关量输入输出。扩展板的控制核心由51系列单片机AT89S52和一片CPLD芯片EPM7032构成。CPLD实现单片机的外围逻辑和一些特殊功能，单片机执行上位机指定的检测和控制输出。扩展板与上位机之间通过USB传送数据和命令。扩展板上的USB通信采用南京沁恒公司的CH375A型通信控制器。本课题的扩展板按照为实验室现有的控制理论实验箱配套来确定功能和技术指标，设计中需要的技术数据从计算机控制技术实验指导书和实验

2、箱相关资料获得。为适应以后的需要，确定功能和技术指标时留有较大的余量。关键词：单片机；AT89S52；CPLD；EPM7032 ；CH375 IAbstractThe design is to design a computer USB interface extensions board, and PC-based virtual monitoring system. Control technologies for the computer control algorithms in the experimental study. Expansion plate is a microcon

3、troller system, with multi-channel analog input and output functions, a small amount of switching of input and output. Expansion of the control board from 51 core and a series of EMCU AT89C52 CPLD chip EPM7032 pose. CPLD achieve EMCU peripheral logic and a number of specific functions, the implement

4、ation of EMCU PC designated detection and control of output. Expansion between the board and the host computer via the USB transmission of data and orders. USB communication board to expand the use of the Nanjing Heng Qins CH375A-controller communications.The subject of expansion for the board in ac

5、cordance with the existing control theory laboratory experiments to determine the function of supporting me and technical indicators, the design of the needs of technical data from the computer-controlled experimental guidance on technical and experimental me access to relevant information, Test me

6、On the kind measured. In order to meet the needs of the future may determine functional and technical indicators to have a larger cushion. Key words: EMCU; 89S52; CPLD; CH375 II目录 河北工程大学毕业设计论文 目 录摘 要IAbstractII目 录11 绪 论31.1前言31.2选择本课题的目的及意义41.3系统设计方案42 虚拟测控接口板技术说明52.1虚拟测控接口板52.2 功能和技术指标53系统的硬件设计63.1

7、 单片机的选型63.2可编程逻辑器件的选用83.2.1 CPLD复杂可编程逻辑器件83.3.2 CPLD器件与其他器件的比较93.3.3 EPM7032可编程逻辑器件103.3通讯系统123.3.1现代微型计算机接口及特点123.3.2 USB通信设计123.3.3 USB设备接口选型133.3.4 设备接口与本地端的硬件及内部结构163.3.5 与单片机总线的连接173.4模拟量输入通道的设计193.4.1输入通道设计193.4.2模数转换器的选型193.4.3 LM324运放集成电路213.4.4精密运算放大器OP07223.5模拟量输出通道的设计223.5.输出通道设计223.5.2数模

8、转换器的选型223.6开关量输入输出通道设计243.7系统的功能实现254软件设计264.1设计流程264.2 主程序流程设计265 虚拟测控系统PID实验295.1PID控制概述295.2数字PID控制实验内容295.2.1系统结构295.2.2 PI调节及PID调节器的增益30结论32参考文献34附 录35附录A 科技文章摘译3642 河北工程大学毕业设计论文1 绪 论1.1前言单片机自20世纪70年代问世以来，以其极高的性价比，受到人们的重视和关注，应用很广，发展很快。单片机体积小，重量轻，抗干扰能力强，环境要求不高，价格低廉，可靠性高，灵活性好，开发较为容易。由于具有上述优点，在我国，

9、单片机已广泛地在工业自动化控制、自动检测、智能仪器仪表、家用电器、电力电子、机电一体化设备等各个方面。而在当今科学技术的发展下，为了降低科学实验中的风险性，不至于浪费大量的人力物力，同时也是为了提高实验效率，实验者选择采用部分虚拟实验来代替实际实验。本课题就是利用AT89S52为核心对实验用的虚拟测控系统进行设计。在教育领域中使用虚拟实验系统辅助实验教学，是实验教学改革发展的需要，原因是:实验教学是把理论知识和实践活动、间接经验与直接经验、抽象与形象相结合的教学过程，相对于理论教学更具有直观性、实践性、科研性、综合性.少创新性等特点，决定了它在育人方面尤其是在学生能力培养和综合素质提高方面有其

10、独特的作用。虚拟实验系统通过计算机把教学内容、实验设备、教师指导、学生生操作等有机地融合为一体，不仅可以部分代替实际实验(如一些实验室没有条件添置的仪器设备的操作、现实中可能会危及人体安全的实验、实验时间持续得很长以致无法开设的实验等)，而且在实际实验前和实验后都发挥着积极的作用:在实际实验前利用虚拟实验进行预习，有助于学生对实验的整体到局部建立起直观的感性认识，能有效地克服在实际实验中出现的盲目操作和实验“走过场”现象，缩短了实际实验的时间。对一些难度少的、操作步骤多的实验，在做完实际的实验后再做虚拟实验，可以使学生了解侮一实验步骤在实验过程中所起的作用。进一步理解实验原理、消化实验内容。虽

11、然虚拟实验系统在实验教学中发抖着重要的作用，但是人们普遍认为虚拟实验并不能取代真实实验，因为虚拟实验不能提供近乎真实的体感，以致使用者无法得到真实实验中所获得的全部经验（如动手能力的某些细节）。即便如此，我们也应该看到，借助虚拟实验系统有助于丰富学生相关领域的认识和部分经验，虚拟试验的存在又是有着特殊的意义的。1.2选择本课题的目的及意义自动化实验室的控制理论实验箱购于八年前，由于实验箱上的接口板及实验软件设计不够成熟，经常出现死机，检测数据波动大甚至出现紊乱；由于设计中没有考虑对接错线的保护，所以经常烧坏接口板上的器件。该实验设备对每个实验单独设计软件，实验简单但不利于学生了解测试方法和过程

12、，不利于提高实践能力。另外，由于生产厂已解散多年，已无法升级换代，我们也没有资金购买新设备。研制自己的升级换代产品是非常必要的，也是可行的。本课题的设计过程就是一个基于PC机的虚拟测控系统的开发过程，可以训练我们虚拟测控系统的研发能力。只有亲自动手，才能真正的学好它，用好它。毕业设计为学习与工作的中间点，它正好起到了承接的作用：让我们知道自己的不足之处，及时改正，也为我们自己将来的工作奠定基础。通过所学过的知识点的应用，培养我们学生良好的设计制作思想，培养学生综合分析、开发创新、设计制作的能力。理论与实践相结合，使学生有了更强的动手能力，在就业竞争中增加有力的条件和砝码，为顺利走上工作岗位做良

13、好的过渡和训练。1.3系统设计方案本设计的控制核心由89S52单片机 和一片CPLD芯片EPM7032构成。CPLD实现单片机的外围逻辑和一些特定功能，单片机负责采集上位机所要的数据并传给上位机，接收上位机传来的输出数据并执行上位机指定的检测和控制输出。单片机通过CH375和USB与上位机通信。USB接口的计算机功能扩展板是一个单片机系统，具有多路模拟量输入输出功能，少量开关量输入输出的能力。在硬件和软件设计上，采用USB并行接口的设计方法。硬件设计包括模拟量输入通道的设计，模拟量输出通道的设计，开关量输入输出通道设计几部分。软件设计利用protel99绘制原理图，选择所用器件，然后设计软件流

14、程图，利用AT89S52单片机进行汇编语言编写程序。2 虚拟测控接口板技术说明2.1虚拟测控接口板虚拟测控接口板是针对“沈飞电子公司生产的CCT3型自动控制原理计算机控制技术实验箱（以下简称控制理论实验箱）”设计的，用于代替原接口板，也可用于其它对检测控制精度要求不高的设备。2.2 功能和技术指标虚拟测控接口板是一块PC机功能扩展接口板，具有扩展模拟量检测和控制输出以及开关量输入输出的功能，通过USB接口与PC机连接。该板通过4针（或5针）接插件从实验箱取得“+ 5V和12V”电源。各输入输出端通过1号实验导线插座连接到实验箱的电路。主要性能指标如下：1模拟量检测模拟量输入通道为6 路单端输入

15、，可为双极性输入。输入信号的检测范围为“-5V+5V”，模数转换的分辨率为8bit（LSB5V25619.5 mV）。2模拟量输出模拟量输出为2路单端输出，8bit分辨率。通过跳线可设置为单极性或双极性输出。单端输出范围为“05V”（LSB19.5 mV），双极性输出范围为“-5V+5V”（LSB39.1 mV）。3数字量输入数字量（开关量）输入最多6路，其中4个输入端与输出共用（不能同时既用作输出，也用作输入）。高电平输入电压应高于2.8V，低电平输入电压应低于0.7V 。4 数字量输出数字量（开关量）输出最多6路，其中4个输出端与输入共用（不能同时既用作输入，也用作输出）。数字量输出为集电

16、极开路型输出（OC），允许最高电压30V，最大电流30mA。带负载时注意输出端串有470的电阻。3系统的硬件设计3.1 单片机的选型在实验专用虚拟测控系统设计中，我采用了AT98S52型单片机为核心，因为AT89S52是一种低功耗、高性能CMOS8位微控制器，具有8K 在系统可编程Flash 存储器。使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。AT89S52与MCS-51单片机产品兼容，具有8k字节Flash，256字节RAM，32 位I/O 口线，看门狗定时器，2 个数据指针，三个16

17、 位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。1AT89S51型单片机的引脚89S52单片机采用40脚的双列封装方式。在40条引脚中，有2条专用于主电源的引脚，2条外晶体的引脚，4条控制引脚，3条I/O引脚。AT89S52的引脚图如图3-1所示： 3-1AT89S52的引脚图2AT89S52引脚功能P0 口：P0口

18、是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。 当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上拉电阻。 在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个 TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入 口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 此外，P1

19、.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2 的触发输入（P1.1/T2EX），具体如下表所示。 在flash编程和校验时，P1口接收低8位地址字节。 P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX DPTR）时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发

20、送1。在使用8位地址（如MOVX RI）访问外部数据存储器时，P2口输出P2锁存器的内容。在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。 P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p2 输出缓冲器能驱动4 个 TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 RST：复位输入。晶振工作时，RST脚持续2 个机器周期高电平将使单片机复位。看门狗计时完成后，RST 脚输出96 个晶振周期的高电平。特殊寄存器AUXR(地址8EH)上的DISR

21、TO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。 ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8 位地址的输出脉冲。在flash编程时，此引脚（PROG）也用作编程输入脉冲。一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。PSEN：外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。EA/VPP：访问外部程序存储器控制信号。为使能从0000H 到FFFFH的外部程序存储器读取指令，EA必须接GND。为了执行内部程序指令，EA应该接VCC。在flash编程期间，EA也接收12伏VPP电压。XTAL1：振荡

22、器反相放大器和内部时钟发生电路的输入端。XTAL2：振荡器反相放大器的输出端。RCLK：串行口接收数据时钟标志位。若RCLK=1，串行口将使用定时器2 溢出脉冲作为串行口工作模式1 和3 的串口接收时钟；RCLK0，将使用定时器1计数溢出作为串口接收时钟。TCLK：串行口发送数据时钟标志位。若TCLK=1，串行口将使用定时器2 溢出脉冲作为串行口工作模式1 和3 的串口发送时钟；TCLK0，将使用定时器1计数溢出作为串口发送时钟。EXEN2：定时器2外部允许标志位。当EXEN2=1时，如果定时器2没有用作串行时钟，T2EX（P1.1）的负跳变见引起定时器2 捕捉和重载。若EXEN20，定时器2

23、将视T2EX端的信号无效。TR2：开始/停止控制定时器2。TR2=1，定时器2开始工作,定时器2 定时/计数选择标志位。TR20，定时； 3.2可编程逻辑器件的选用 本设计中使用可编程逻辑器件实现单片机的外围逻辑和一些特定功能，可编程逻辑器件采用了复杂可编程逻辑器件（CPLD）。 因为CPLD具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，它可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用

24、CPLD器件。CPLD芯片采用了Altera公司的可编程逻辑器件EPM7032，在 MAXPlus开发环境下对该器件提供软件设计支持。 3.2.1 CPLD复杂可编程逻辑器件1概述CPLD（Complex Programmable Logic Device）是Complex PLD的简称,一种较PLD为复杂的逻辑元件，由许多逻辑方块组成，各个逻辑方块均相似于一个简单的PLD元件（如22V10），逻辑方块间的相互关系则由可变的连线构架，将整个逻辑电路合成而成。2发展现状20世纪70年代，最早的可编程逻辑器件-PLD诞生了。其输出结构是可编程的逻辑宏单元，因为它的硬件结构设计可由软件完成（相当于房

25、子盖好后人工设计局部室内结构），因而它的设计比纯硬件的数字电路具有很强的灵活性，但其过于简单的结构也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷，20世纪80年代中期，推出了复杂可编程逻辑器件-CPLD。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。 3器件特性提高了功能的集成度PLD器件较中小规模集成芯片具有更高的功能集成度，一般来说一片PLD器件可替代420片的中小规模集成芯片，而更大规模的PLD（如CPLD、FPGA）一般采用最新的集成电路生产工艺及技术，可达到极大的规模，这些器件的出现降低了电子产品的成本和缩小了电子产品的体积。加快了电子

26、系统的设计速度一方面由于PLD器件集成度的提高，减小了电子产品设计中的不限时间及器件的安装时间；另一方面由于PLD器件的设计是利用计算机进行辅助设计的，其可以通过计算机的辅助设计软件对设计的电路进行仿真和模拟，也减小了传统设计过程中的调试电路时间，另外由于PLD器件是可擦除和编程的，故即使设计有问题修改也是很方便的。高的性能由于PLD器件在生产过程中采用了最新的生产工艺及技术，故通过PLD器件的性能优于一般的通用的器件，其速度一般比通用期间速度高一到两个数量级，另外由于其间数量的减少，降低的电路的总功耗。高可靠性系统的可靠性是数字系统的一项重要指标。根据可靠性理论可知器件的数量增加，系统的可靠

27、性将下降；反之将提高。采用了PLD器件可减少器件的数量，器件的减少还导致PCB的布线减少，同时也减少了器件之间的交叉干扰和可能产生的噪声源，是系统运行更可靠。成本低由于PLD器件的上述优点将导致电子产品在设计、安装、调试、维修、器件品种库等方面成本下降，从而是电子产品的总成本降低，提高了产品的竞争力。3.3.2 CPLD器件与其他器件的比较可编程逻辑器件的两种主要类型是现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。在这两类可编程逻辑器件中，FPGA提供了最高的逻辑密度、最丰富的特性和最高的性能。现在最新的FPGA器件，如XilinxVirtex系列中的部分器件，可提供八百万系统

28、门（相对逻辑密度）。与其相比，CPLD提供的逻辑资源少得多-最高约1万门。但是，CPLD提供了非常好的可预测性，因此对于关键的控制应用非常理想。PLD发挥了它现场可编程的特点、绕过定制集成电路的复杂环节，极大地缩短了新品上市时间、提高了设计和使用的灵活性。因为通信和网络产品利润高，也因为PLD器件工艺复杂，因此PLD一直被认为是只能应用于高档产品。如通信产品和专业图象处理设备。但是随着半导体工艺的发展，PLD芯片的成本已越来越低，甚至已经可以和ASCI芯片和标准集成电路相互竞争，这使得PLD的应用领域不断扩大，进一步加速了PLD产品的发展。3.3.3 EPM7032可编程逻辑器件随着微电子技术

29、的迅猛发展，可编程逻辑器件从20世纪70年代发展至今，其结构、工艺、集成度、功能、速度、性能等方面都在不断的改进和提高；另外，电子设计自动化EDA技术的发展又为可编程逻辑器件的广泛应用提供了有力的工具。目前，在数字系统设计中，已经可以借助EDA工具通过软件编程对可编程逻辑器 件的硬件结构和工作方式进行重构，从而使得硬件设计兼有软件设计的灵活性和便捷性。 EPM7032器件的结构 可编程逻辑器件EPM7032是基于Altera公司第二代多阵列矩阵（MAX）结构，并采用先进的CMOSEEPROM技术制造的。该器件由逻辑阵列块（LAB）、可编程连线阵列（PIA）和IO控制块等部分组成。其结构如图3-

30、2所示。 3-2 EPM7032结构图 EPM7032中的每个逻辑阵列块由16个宏单元阵列组成，其中多个逻辑阵列块通过可编程连线阵列连接在一起。PIA全局总线可由所有的专用输入、IO引脚以及宏单元馈入信号之中。EPM7032的宏单元可以单独地配置成时序逻辑或组合逻辑工作方式。每个宏单元又由逻辑阵列、乘积项选择矩阵和可编程寄存器等三个功能块组成。 通过可编程连线阵列可把各个LAB相互连接起来以构成所需的逻辑。同时，通过在PIA上布线，也可把器件中任一信号源连接到其目的地。 IO控制块允许每个IO引脚单独地配置为输入、输出和双向工作方式。所有IO引脚都有一个三态缓冲器。它们由两个专用的低电平有效的

31、输出使能引脚OE1和OE2来控制。 EPM7032器件的性能特点1逻辑密度为600个可用门；2EPM7032器件可100模仿TTL，并可将SSI、MSI和LSI的逻辑功能高密度的 集 成，它也可以集成从PAL、GAL、22V10到MACH和PLSI器件的多种可编程逻辑器件； 3引脚到引脚的逻辑延迟为50ns，计数器工作频率达1786MHz；4可编程宏单元触发器具有专用清除、置位、时钟和时钟使能控制；5可编程的扩展乘积项分配允许向每个宏单元提供多达32个乘积项；6电源电压为33V或50V；遵守PCI规定；7采用CMOSEEPROM单元实现逻辑功能，可实现各种各样的、独立的组合逻辑和时序逻辑功能，

32、在设计开发和调试阶段，可快速而有效地对该器件反复编程；8可通过JTAG接口实现在线编程，并能保证可编程擦除100次以上；9带有可编程保密位，可全面保护专利设计；10Altera公司的MAXPLUS（Multiple ArrayMatrix and Programmable Logic User System）开发系统可对该器件提供软件设计支持。EMP7032引脚定义见表3-13-1EMP7032引脚定义PinPS模式JTAG模式1DCLKTCK2GNDGND3CONF_DONETDO4VCCVCC5nCONFIGTMIS6-7Nconfig-8-9DATA0TDI10GNDGND电路连接示例如

33、图3-33-3电路连接图3.3通讯系统3.3.1现代微型计算机接口及特点现代微型计算机主要通过两大类接口与外部设备进行数据交换，即并行类接口和串行类接口。并行类接口，包括系统总线和打印机(LPT)等接口。PC机(个人计算机)上的系统总线标准有:ISA, EISA, PCI, AGP等。目前，用户可以广泛开发应用的主要是PCI总线接口，它是一种智能接口，有较复杂的协议及较高的技术。PCI的技术优势是高速数据传送，并具有线性突发传送模式。总线频率为33MHz时，5V (32位)PCI总线的最大传输速率是133MB/s，升级到64位(3. 3V)时，传输速率可以达到266MB/s。PCI的缺点是不能

34、带电拔插，安装不方便。打印机接口(LPT1, LPT2)主要为打印机服务，也可以为用户作为半字并行方式传输文件，由于采用程序传送，其通信速率较低。 PC机最早配置的串行接口标准是RS-232，其波特率一般在9600以下，目前RS-232接口仅用于低速设备。现代PC机提供的高速串口USB (Universal Serial Bus，简称USB)、1394，实现了用户与外部设备的连接和通信。3.3.2 USB通信设计本设计中的扩展接口板与PC机之间的通讯采用的是USB并行接口方式，其USB 总线的通用设备接口芯片选用的是CH375A型通信控制器。3.3.2.1选用USB接口的优点1可以热插拔。这就

35、让用户在使用外接设备时，不需要重复“关机将并口或串口电缆接上再开机”这样的动作，而是直接在PC开机时，就可以将USB电缆插上使用。 2携带方便。USB设备大多以“小、轻、薄”见长，对用户来说，同样20G的硬盘，USB硬盘比IDE硬盘要轻一半的重量，在想要随身携带大量数据时，当然USB硬盘会是首要之选了。 3标准统一。大家常见的是IDE接口的硬盘，串口的鼠标键盘，并口的打印机扫描仪，可是有了USB之后，这些应用外设统统可以用同样的标准与PC连接，这时就有了USB硬盘、USB鼠标、USB打印机，等等。 4可以连接多个设备。USB在PC机上往往具有多个接口，可以同时连接几个设备，如果接上一个有4个端

36、口的USB HUB时，就可以再连上4个USB设备，以此类推。 3.3.3 USB设备接口选型本设计选用的USB总线通用设备接口芯片为CH375，因为在本地端，CH375具有8位数据总线和读、写、片选控制线以及中断输出，可以方便地挂接到单片机/DSP/MCU/MPU等控制器的系统总线上；在计算机系统中，CH375的配套软件提供了简洁易用的操作接口，与本地端的单片机通讯就如同读写文件。CH375内置了USB 通讯中的底层协议，具有省事的内置固件模式和灵活的外置固件模式。在内置固件模式下，CH375 自动处理默认端点0的所有事务，本地端单片机只要负责数据交换，所以单片机程序非常简洁。在外置固件模式下

37、，由外部单片机根据需要自行处理各种USB 请求，从而可以实现符合各种USB类规范的设备。外部接口框图3-43-4外部接口框图特点1全速设备接口，兼容USB V2.0，即插即用，外围元器件只需要晶体和电容。2提供一对主端点和一对辅助端点，支持控制传输、批量传输、中断传输。3具有省事的内置固件模式和灵活的外部固件模式。4内置固件模式下屏蔽了相关的USB 协议，自动完成标准的USB 枚举配置过程，完全不需要本地端控制器作任何处理，简化了单片机的固件编程。5通用Windows 驱动程序提供设备级接口，通过DLL 提供API 应用层接口。6产品制造商可以自定义厂商标识（Vendor ID）和产品标识（P

38、roduct ID）。7通用的本地8 位数据总线，4 线控制：读选通、写选通、片选输入、中断输出。8主端点上传下传缓冲区各64 字节，辅助端点上传下传缓冲区各8 字节。9支持5V 电源电压和3.3V 电源电压，CH375A 芯片还支持低功耗模式。10采用SSOP-20 封装。CH375引脚如图3-5，引脚说明见表3-2。3-5 CH375引脚图3-2 引脚说明引脚号引脚名称类型引脚说明28VCC电源正电源输入端，需要外接0.1uF 电源退耦电容12、23GND电源公共接地端，需要连接USB 总线的地线9V3电源在3.3V 电源电压时连接VCC 输入外部电源，在5V 电源电压时外接容量为0.01

39、uF 退耦电容13XI输入晶体振荡的输入端，需要外接晶体及振荡电容14XO输出晶体振荡的反相输出端，需要外接晶体及振荡电容10UD+双向三态USB 总线的D+数据线，内置可控的上拉电阻11UD-双向三态USB 总线的D-数据线2215D7D0双向三态8位双向数据总线，内置上拉电阻4RD#输入读选通输入，低电平有效，内置上拉电阻3WR#输入写选通输入，低电平有效，内置上拉电阻27CS#输入片选控制输入，低电平有效，内置上拉电阻1INT#输出在复位完成后为中断请求输出，低电平有效8A0输入地址线输入，区分命令口与数据口，内置上拉电阻，当A0=1 时可以写命令，当A0=0 时可以读写数据24ACT#

40、输出在内置固件的USB 设备方式下是USB 设备配置完成状态输出，低电平有效。对于CH375A 芯片，在USB 主机方式下是USB 设备连接状态输出，低电平有效5TXD输入输出仅用于USB 主机方式，设备方式只支持并口，在复位期间为输入引脚，内置上拉电阻，如果在复位期间输入低电平那么使能并口，否则使能串口，复位完成后为串行数据输出6RXD输入串行数据输入，内置上拉电阻2RSTI输入外部复位输入，高电平有效，内置下拉电阻25RST输出电源上电复位和外部复位输出，高电平有效26RST#输出电源上电复位和外部复位输出，低电平有效7NC.空脚空脚，必须悬空功能说明CH375 套件包括 CH375芯片和

41、计算机端的CH375驱动程序。在本地端，CH375芯片以内置的固件程序自动处理了USB通讯中的基本事务；在计算机端，驱动程序以及动态链接库等软件向计算机应用层提供应用层接。 3.3.4 设备接口与本地端的硬件及内部结构CH375芯片在本地端提供了通用的被动并行接口，包括：8 位双向数据总线 D7D0、读选通输入引脚RD#、写选通输入引脚WR#、片选输入引脚CS#、中断输出引脚INT#以及地址输入引脚A0。通过被动并行接口，CH375芯片可以很方便地挂接到各种8位单片机、DSP、MCU的系统总线上，并且可以与多个外围器件共存。CH375芯片的 RD#和 WR#可以分别连接到单片机的读选通输出引脚

42、和写选通输出引脚。CS#由地址译码电路驱动，用于当单片机具有多个外围器件时进行设备选择。INT#输出的中断请求是低电平有效，可以连接到单片机的中断输入引脚或者普通I/O引脚，单片机可以使用中断方式或者查询方式获知中断请求。当WR#为高电平并且CS#和RD#及A0都为低电平时，CH375中的数据通过D7D0输出；当RD#为高电平并且CS#和WR#及A0都为低电平时，D7D0上的数据被写入CH375芯片中；当RD#为高电平并且CS#和WR#都为低电平而A1为高电平时，D7D0上的数据被作为命令码写入CH375芯片中。CH375芯片的 UD+和 UD-引脚应该直接连接到 USB 总线上。如果为了芯片

43、安全而串接保险电阻或者电感，那么交直流等效串联电阻应该在5之内。CH375芯片内置了电源上电复位电路，一般情况下，不需要外部提供复位。CH375芯片正常工作时需要外部为其提供 12MHz 的时钟信号。一般情况下，时钟信号由 CH375内置的反相器通过晶体稳频振荡产生。外围电路只需要在XI和XO引脚之间连接一个标称频率为12MHz的晶体，并且分别为XI和XO引脚对地连接一个高频振荡电容。如果从外部直接输入12MHz时钟信号，那么应该从XI引脚输入，而XO引脚悬空。CH375芯片支持 5V 电源电压或者 3.3V 电源电压。当使用 5V 工作电压时，CH375芯片的 VCC 引脚输入外部5V电源，

44、并且V3引脚应该外接容量为0.01uF左右的电源退耦电容。当使用3.3V工作电压时，CH375芯片的V3引脚应该与VCC引脚相连接，同时输入外部的3.3V电源，并且与CH375芯片相连接的其它电路的工作电压不能超过3.3V。CH375芯片内部集成了PLL 倍频器、USB 接口SIE、数据缓冲区、被动并行接口、命令解释器、通用的固件程序等主要部件。PLL 倍频器用于将外部输入的12MHz 时钟倍频到48MHz，作为USB 接口SIE 时钟。USB 接口SIE 用于完成物理的USB 数据接收和发送，自动处理位跟踪和同步、NRZI 编码和解码、位填充、并行数据与串行数据之间的转换、CRC 数据校验、

45、事务握手、出错重试、USB 总线状态检测等。数据缓冲区用于缓冲USB 接口SIE 收发的数据。被动并行接口用于与外部单片机/DSP/MCU 交换数据。命令解释器用于分析并执行外部单片机/DSP/MCU 提交的各种命令。通用的固件程序用于自动处理USB 默认端点0 的各种标准事务等。CH375芯片内部具有5 个物理端点：端点0 是默认端点，支持上传和下传，上传和下传缓冲区各是8 个字节；端点1包括上传端点和下传端点，上传和下传缓冲区各是8个字节，上传端点的端点号是81H，下传端点的端点号是01H；端点2 包括上传端点和下传端点，上传和下传缓冲区各是64 个字节，上传端点的端点号是82H，下传端点的端点号是02H。在内置固件模式下，端点2 的上传端点作为批量数据发送端点，端点2 的下传端点作为批量数据接收端点，端点1 的上传端点作为中断端点，CH375T 芯片的端点1 的下传端点被禁止，CH375A 芯片的端点1 的下传端点作为辅助端点。在外部固件模式下，端点0 作为默认端点，端点1和端点2 可以根据USB 产品的需要选择使用，并且可以由外部固件提供的描述符分别定义其用途。通常情况下，端点2 作为数据传输的主端点，如果USB 产品需要，可