抢答器设计报告.doc

上传人:精*** 文档编号:828569 上传时间:2023-09-06 格式:DOC 页数:10 大小:1.45MB
下载 相关 举报
抢答器设计报告.doc_第1页
第1页 / 共10页
抢答器设计报告.doc_第2页
第2页 / 共10页
抢答器设计报告.doc_第3页
第3页 / 共10页
抢答器设计报告.doc_第4页
第4页 / 共10页
抢答器设计报告.doc_第5页
第5页 / 共10页
点击查看更多>>
资源描述

1、 目录题目2设计要求2 设计内容 2 设计功能 2总体设计2 抢答鉴别模块 2 抢答计时模块 4抢答计分模块 6智能抢答器总电路图 7部分仿真结果8整体电路结果11总结11一、 题目:智能竞赛抢答器二、 要求:【1】设计内容:设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。每组设置一个抢答按钮供抢答者使用;电路具有第一抢答信号的鉴别和锁存功能。并增加了加分电路和犯规减分电路。【2】设计功能:(1)抢答器同时供4名选手比赛,分别用4个按键J2 J5表示(表示分别为A,B,C,D)。 (2)设置一个系统清除和抢答控制开关J1(表示为SPACE),该开关由主持人控制。 (3)抢答器具有锁存与显示功

2、能。即选手按动按钮,锁存相应的编号,并在LED数码管和四种颜色的探针上显示,选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。 (4)抢答器具有倒计时功能。即选手按动按钮后,自动启动20秒倒计时,超出时间后数码管保持00状态并伴有红色探针发光持续报警直到主持人复位为止。 (5)抢答器具有计分功能。由主持人控制,为相应选手加分或减分。三、 总体设计:可将整个系统分为三个主要模块:抢答鉴别模块QDJB;抢答计时模块JSQ;抢答计分模块JFQ。整个系统的组成框图如图所示。【1】 抢答鉴别模块当主持人控制开关J1置于清零端时,RS触发器的R非端均为,个触发器(此处为74ls279

3、)输出全部置,使译码器74LS48的BI的非 ,显示器灯灭;74LS148的选通输入端ST的非=0,使之处于工作状态,此时锁存电路不工作。当主持人把开关J1置于开始时,优先编码器和锁存电路同时处于工作状态,即抢答器处于等待工作状态,等待输入端的信号输入,当有选手将键按下时(如按下J3),74LS148的输出Y2Y1Y0的非=110,YEX 的非=0,经RS锁存后CTR=1,BI的非 =1,74LS279处于工作状态,Q4Q3Q2 =010,74LS48处于工作状态,经74LS148译码后,显示器显示为2。抢答鉴别模块电路图此外,2Q2=1,使74LS148的ST的非为高电,74LS148处于禁

4、止工作状态,封锁其他按键的输入。当按键松开即按下时,74LS148的YEX的非为高电平, 但由于2Q2维持高电平不变,所以74LS148仍处于禁止状态,确保不会出二次按键时输入信号。如要求再次抢答,只需由主持人将J1开关重新置“零”,以使电路复位。(注:J1打开时,为抢答开通;J1闭合时,为抢答清除。) Q1 Q2 Q3 Q4组别显示译码电路四色探照针(从左往右分别为红、黄、绿、蓝,代表A、B、C、D组),数码管显示组数(1、2、3、4分别代表A、B、C、D组)。 抢答主控电路【2】 抢答计时电路该部分主要由555多谐振荡器电路产生秒脉冲、十进制同步加减计数器74LS192减法计数电路、74L

5、S48译码电路和1个7段数码管电路组成。一块74LS192实现减法计数,通过译码电路74LS48显示到数码管上,其时钟信号由555多谐振荡器电路产生提供。555多谐振荡器电路74LS192的预置数控制端实现预置数,由节目主持人根据共阴极七段数码管上,当有人抢答时,倒计时开始20秒内未完成后数码管维持00状态,蜂鸣器响直到主持人复位。初始值设为20秒,如需改时间只需分别改动两片74ls192的15、1、10、9的电平。另外为了实现维持00状态,有如下的逻辑电路,分别对译码器前的八根线路逻辑或后和秒信号逻辑与再作为192的时序脉冲,其目的为当两个数码管均为零时,用该逻辑电路的与门失效阻止来自555

6、的时序脉冲的进入以保持00状态。 接抢答模块控制端 抢答计时电路图接 555振荡器的输出X1X2 X3X4接入计时电路(控制计时开始)当倒计时为零时,X5灯亮,提示倒计时结束,及答题时间结束【3】 抢答计分模块抢答成功并回答正确后可由主持人控制开关Z、W按键为选手加分或减分,一次十分。当Z按键闭合时,W按键由开到闭合,可使数码管加10分(选手答对);当W按键闭合时,按键Z由开到闭合,可使数码管减10分(选手答错)。由X1、X2、X3、X4处各电压控制选择对每位选手的分数操作。抢答计分模块电路图(A组分数显示)【4】 智能抢答器总电路图四、 部分仿真结果:(1) C组选手抢答成功,抢答显示结果。

7、主持人将J1按下就可重新抢答。(2) 倒计时显示过程结果及到零时X5探照针发亮进行提示。(3) 四组选手分数显示综合电路(可加分或减分)(4) 555振荡器产生的脉冲图五、 整体电路结果:经过模块化分析和整体仿真,整体电路能够实现设计要求,抢答鉴别模块、抢答计时模块、抢答计分模块均可正常工作。其中,在仿真单独模块时,仿真软件的反应很迅速,但是在仿真整体电路时,仿真反应速度较慢,但仍然能正常显示(我认为这是由于整体电路器件较多,仿真软件反应较缓慢)。六、 总结: 通过此课程设计的制作和学习。对我影响最深的一句话就是“想的永远比做出来的简单”。 由想法到设计再到仿真最后到实物,每一个步骤都不是想象

8、的那么简单。另外,在制作实物前,能够用multisim软件做一下仿真是及其的有益处(虽然没有制作出实物)。 Multisim是一款强大的仿真软件,绝大部分的器件都可以找得到,还有功能强大的测试仪器,使用非常方便。 关于数码管的运用,本电路用了两种,一种共阴七段七针脚的数码管,一种四管脚的数码管。其中四管脚BCD数码管在仿真中更为方便,七针脚的数码管还需一个译码器,但现实中七针的数码管较普遍些。关于诸多细节,例如各种触发器的优缺点,不同逻辑器件的差别,555多谐振荡器产生不同脉冲的连接方法等都有了进一步的了解。同时,对74LS系列芯片有了更深的了解,更详细了解了四人抢答器的设计方法。 更重要的是本次实验将我们所学习的理论知识与实践活动想联系,增强了我们的动手、动脑能力,从而达到学有所用,更明确目标,对自己以前所学知识的巩固和今后的学习起了重要作用。9

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 技术资料 > 研究报告

版权声明:以上文章中所选用的图片及文字来源于网络以及用户投稿,由于未联系到知识产权人或未发现有关知识产权的登记,如有知识产权人并不愿意我们使用,如有侵权请立即联系:2622162128@qq.com ,我们立即下架或删除。

Copyright© 2022-2024 www.wodocx.com ,All Rights Reserved |陕ICP备19002583号-1 

陕公网安备 61072602000132号     违法和不良信息举报:0916-4228922