频率合成器设计.doc

1、摘 要频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。本文系统地阐述了锁相环频率合成器的基本工作原理，较深入地分析了锁相环路的组成和工作过程，建立其相位模型以及动态方程，并且对环路滤波器和各组成部分进行了详细的分析。在此基础上，针对CD4046系统的技术特点，以集成数字锁相芯片为核心精心设计了频率合成电路，构成了多频点输出频率合成器。为了改善环路的捕获性能，进一步抑制鉴相器输出电压中的载频分量和高频噪声，降低由VCO控制电压的不纯而引起的寄生输出以及其他各种杂散噪声，对环路滤波器进行了重点设计，合理选择和计算了环路的参数，进而使得集成锁相环频率合成电路的功能得到

2、了充分发挥，为CD4046系统提供了良好的本振源。关键词：频率合成器 锁相环路 CD4046 目 录引 言1第一章 频率合成基本原理211 频率合成的概念212 频率合成器的主要技术指标213 锁相频率合成器3第二章 锁相环路的基本工作原理和CD4046的介绍421 锁相环路的工作原理422 锁相环路各组成部分的作用423 数字式锁相环路CD4046524 CD4046的介绍625 CD4046工作原理726 CD4046典型应用电路7第三章 频率合成器的设计与制作931 实验的设计指标和要求932 设计步骤933 设计电路图1034 电路板制作10总 结12参考文献13引 言频率合成是以一个

3、或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。频率合成在通信、雷达、测控、仪器仪表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式。前两种属于开环系统，具有频率转换时间短，分辨率较高等优点。而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低，并且输出频率的准确度不亚于前两种，因此本文采用基于锁相环（PLL）技术的锁相频率合成。PLL的好处包括：（1）易于集成到IC中。（2）无线信道间隔中的灵活性。（3）可获得高性能。（

4、4）频率合成器外形尺寸较小。第一章 频率合成基本原理11 频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。20世纪50年代出现了间接频率合成技

5、术。但在使用频段上，直到50年代中期仍局限于短波范围。60年代中期，带有可变分频的数字锁相式频率合成器问世。60年代后期，全晶体管化的微波频率合成技术已应用于通信设备。随着大规模集成电路的发展，新的全数字化的频率合成技术得以实现。80年代频率合成技术进入毫米波范围。频率合成技术广泛用于通信、导航、雷达和测量等设备中。测量设备采用频率合成技术能提高测量精度，并易于与微处理机相结合，实现测量的自动化。实际的频率合成设备通常采用以下三种技术： 1、直接频率合成，即DDS技术。优点是响应快，缺点是成本高，且不能做到任意频率的合成，主要用于军事通信。 2、锁相环频率合成技术，即PLL。优点是成本低，可合

6、成任意频率，缺点是响应慢，主要用于民用设备。 3、DDS+PLL技术。结合上述两者优点，主要用在专业领域。在本文中我们主要采用锁相环频率合成技术。 12 频率合成器的主要技术指标在以下的性能指标中，转换时间在收发信机设计中将很大的程度上影响通信传输的有效性指标。每一次发送接收的改变，都要经历一次频率合成的跟踪锁定过程。频率合成器的性能需要一系列指标来表征，一般以下述基本指标衡量其优劣：频率范围、频率分辨力、频率转换时间、频率准确度和稳定度、频谱纯度、系列化、标准化及模块化的可实现性、成本、体积及质量。 （1）频率范围：指频率合成器输出频率最高和最低之间的频段宽度。一般来说，频率范围决定于压控振

7、荡器的频率范围。（2）频率间隔：指频率合成器2个相邻输出频率点之间的间隔，频率范围和频率间隔共同决定了信道数量。（3）转换时间：指频率值发生改变时完成转换并达到锁定所需的时间13 锁相频率合成器单环试锁环相频率合成器。在基本锁相环路的反馈通道中插入分频器，就可构成单环锁相环频率合成器，其方框图如图1-1所示。图1-1 单环锁相环频率合成器第二章 锁相环路的基本工作原理和CD4046的介绍21 锁相环路的工作原理锁相环是一种自动相位控制（APC）系统，是现代电子系统中应用广泛的一个基本部件，它的基本作用是在环路中生产一个振荡信号，其相位“锁定”在环路输入信号的相位上。所谓相位锁定时指两个信号的频

8、率完全相等，二者的相位差包保持恒定值。如下图图2-1是锁相环路的组成框图。图2-1 锁相环路的组成框图22 锁相环路各组成部分的作用 利用锁相环技术实现频率合成。它能够利用一个高频率稳定度和高频率准确度的信号源（晶体振荡器）合成出大量的具有同样性能的离散频率。频率合成器的核心组成是锁相环路（PLL）。锁相环路是一种相位负反馈控制系统，它利用相位稳定来实现频率锁定，即“锁相”，实现锁相的方法称为锁相技术。环路滤波器具有低通特性，它可以起到低通滤波器的作用，更重要的是它对环路参数的调整起着决定性的作用，它对环路的各项性能都有着重要的影响。常用的环路滤波器有：RC积分滤波器、 无源积分滤波器、有源积

9、分滤波器、无源比例积分滤波器。其特点有：1.减少高频信号的衰减，提高锁相环的捕捉和跟踪范围。2.从相频特性看，当频率很高时，有相位超前校正作用。这个相位超前作用对改善环路的稳定性是有用的。有源比例积分滤波器的特点是有相位超前校正作用。3、压控振荡器是一种电压频率变换装置，在环中作为被控振荡器，它的振荡频率应随输入控制电压uc(t)线性地变化。实际应用中的压控振荡器的控制特性只是有限的线性控制范围。超出这个范围之后控制灵敏度就会下降。压控振荡器是一个具有线性控制特性的调频振荡器，对它的基本要求是：频率稳定度好（包括长期稳定度和短期稳定度）；控制灵敏度Ko要高；控制特性的线性要好；线性区域要宽等等

10、。这种要求之间有些是矛盾的，设计时要折衷考虑。压控振荡器的类型有很多，常用的有LC压控振荡器、晶体压控振荡器、负阻压控振荡器和RC压控振荡器等几种。23 数字式锁相环路CD4046锁相集成电路由于性能优良、价格便宜、使用方便，正被许多电子设备所使用。集成锁相环路已成为锁相技术的一项重要进展。锁相环是一个相位反馈控制系统，最大特点是可以不用电感线圈，实现对输入信号频率和相位的自动跟踪。由于锁相环路易于集成化，是继运放以后的又一用途广泛的集成电路。此外数字集成化电路对扩大锁相环路的功能和提高锁相环性能有很多帮助，在数字式频率合成器中被大量采用，是模拟技术和数字技术相结合的优秀典型。锁相环路中若鉴相

11、器采用数字鉴相器，就称为数字式锁相环路。数字式锁相环路的工作频率范围宽，若其VCO采用RC振荡器，则工作频率最低可达几赫兹。常用的数字锁相环路有：CD4046，MC145152，MC145156。CD4046锁相环采用的是RC型压控振荡器，必须外接电容Ct和电阻R3作为充放电元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R4。由于VCO是一个电流控制振荡器，对定时电容Ct的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围

12、由R3、R4和Ct决定。由于它的充电和放电都由同一个电容Ct完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为1.2MHz(VDD=15V)，若VDD15V，则fmax要降低一些。CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两鉴相器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。环路相位模型如图2-2。图2-2 环路相位模型24 CD4046的介绍CD4046的引脚排列，采用16脚双列直插式，其管脚排列如图2-3

13、所示。 1脚：相位输出端，环路人锁时为高电平，环路失锁时为低电平。 2脚：相位比较器的输出端。 3脚：比较信号输入端。 4脚：压控振荡器输出端。 5脚：禁止端，高电平时禁止，低电平时允许压控振荡器工作。 7脚：外接振荡电容。 16脚：电源的负端和正端。 9脚：压控振荡器的控制端。 10脚：解调输出端，用于FM解调。 12脚：外接振荡电阻。 13脚：相位比较器的输出端。 14脚：信号输入端。 15脚：内部独立的齐纳稳压管负极。图2-3 CD4046引脚图25 CD4046工作原理如图2-4输入信号 Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器、的输入端，图3开关K拨至2脚，则比

14、较器将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压U则反映出两者的相位差。U经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器，继续与Ui进行相位比较，最后使得f2f1，两者的相位差为一定值，实现了相位锁定。图2-4 CD4046工作原理26 CD4046典型应用电路图2-5是用CD4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1接在6脚与7脚之间，调节电阻R1阻值即可调整振荡器

15、振荡频率，振荡方波信号从4脚输出。按图示数值，振荡频率变化范围在20Hz至2kHz。图2-5 CD4046的VCO方波发生器图2-6是CD4046锁相环用于调频信号的解调电路。如果由载频为10kHz组成的调频信号，用400Hz音频信号调制，假如调频信号的总振幅小于400mV时，用CD4046时则应经放大器放大后用交流耦合到锁相环的14脚输入端环路的相位比较器采用比较器，因为需要锁相环系统中的中心频率f0等于调频信号的载频，这样会引起压控振荡器输出与输入信号输入间产生不同的相位差，从而在压控振荡器输入端产生与输入信号频率变化相应的电压变化，这个电压变化经源跟随器隔离后在压控振荡器的解调输出端10

16、脚输出解调信号。当VDD为10V，R1为10k，C1为100pF时，锁相环路的捕捉范围为0.4kHz。解调器输出幅度取决于源跟随器外接电阻R3值的大小。图2-6 CD4046锁相环调频信号的解调电路第三章 频率合成器的设计与制作31 实验的设计指标和要求本文使用CD4046和中小规模集成电路设计并制作一频率合成器，指标要求如下：（1）输出频率范围：fo= 1kHz99kHz；（2）频率间隔：Df =1kHz；（3）基准频率采用晶体振荡频率，频率稳定度应优于104；（4）数字显示频率；（5）频率调节采用计数方式。32 设计步骤（1）根据要求选择频率合成方案。由于工作频率较低，可选择直接式频率合成

17、方案。根据要求，选择频率合成器电路。设计方案如图3-1所示图3-1 频率合成器设计方案（2）电路设计及元器件选择：集成锁相环路PLL及振荡器外接元件根据要求，集成锁相环路选为CD4046，它包含PD和VCO，最高工作频率为1.4MHz，满足设计要求。（3）准备好电路设计所需的元器件。（4）根据设计要求运用软件设计出电路图。（5）通过自己设计的电路图对电路板进行制作焊接。33 设计电路图根据设计要求用PROTEL绘制的电路图如图3-2所示。图3-2 用PROTEL绘制的电路图34 电路板制作在制作电路板之前，要先对整个电路结构及其在万用板的布局进行分析，然后画出实际的布线图。在焊电路板之前，应该

18、要做一些准备工作，把各个元器件和工具都准备好，很重要的一点就是要选择一块比较新的万用板，这样在焊接过程中比较好焊，容易使锡粘到铜圈上。由于要产生1KHz-999KHz的较高频率，所以在焊接电路时要尽量使各个器件都贴在万用板上，减小各个器件的引脚，从而降低对电路的影响。注意要把元器件先固定在电路板上，在进行焊接过程中通过对照电路图的要求仔细认真的焊接。为了使整个电路在外观上更加的美观和稳定，所以在焊接时全部用锡来作为导线连接。最后在老师的指导下认真完成制作。焊接结果如图3-3所示：图3-3 焊接结果通过右侧的两个按钮设置需要的频率，在输出端就能得到相应的频率。总 结通过本次毕业设计，使自己对锁相

19、环的工作原理及其应用有了较深的理解，锁相环应用愈广，锁相环是在无线电发射中使频率较为稳定的一种方法。例如为相干解调提取参考载波、建立位同步等，也可以用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。很重要的一点是，通过实验提高了发现问题，运用理论知识解决实际问题的能力。通过调试来发现自己的错误并分析及排除这些故障，结合自己在实验过程中碰到的问题，我觉得在调试过程中应该注意以下几点：1、调试时应该分模块进行调试，每个模块都测试成功之后再测试整体，这样可以更好的检查出问题所在。就比如这次实验，刚开始时，晶振不起振，这时我就用函发直接输入一个1MHz的频率作为频率源，检测M分频的输出是否正常，同样的做法来判断N分频是否正常。2、要学会从检测结果中分析问题来源。参考文献1 顾滨 Protel 99 SE实用教程M 北京：人民邮电出版社，20082 林春方 高频电子线路M 北京：电子工业出版社，20093 蔡大华 模拟电子技术基础M 北京：清华大学出版社，20054 顾滨、赵伟军 电子线路M 北京：电子工业出版社，20105 钱聪、陈英梅 通信电子线路M 北京：人民邮电出版社，2004文档来源网络，版权归原作者。如有侵权，请告知，我看到会立刻处理。