反激式电源设计.doc

1、如何设计返驰式隔离电源导 言 本文以FPS为例来介绍如何设计返驰式隔离电源。设计电源供应器基本上是很花功夫的工作，需要对许多变量反复作演算与取舍。我们列出并说明一步一步的设计程序期望使设计电源供应器能容易一些。文章最后之辅助设计软件FPS Design Assistant包含本文介绍之相关计算式，可让设计过程更有效率。如何设计FLYBACK隔离电源供应器图1是使用FPS（Fairchild Power Switcher）返驰式隔离电源转换器的基本线路图，本文并会以此为参考线路来说明如何设计FLYBACK隔离电源供应器。因为运用整合MOSFET、PWM及其它周边线路于单一封装的FPS，比利用独立

2、之MOSFET及PWM控制器来设计电源供应器要简单许多。在设计电源供应器会考虑变压器之设计、输出滤波电感、输出与输入电容的选择及封闭回路补偿的计算。因此我们按照图1之参考线路，依特定的步骤来设计我们所需之线路。最后附录范例，则是利用此步骤而设计的辅助软件来帮助我们完成整个线路计算。 图1：基本的flyback隔离电源转换器设计步骤本文将以目前的参考线路来说明设计的步骤。而几乎所有FPS其第一脚至第四脚的功能定义是不变的。因此此参考线路适合大部份的FPS。步骤1 决定系统规格： 输入电压范围(Vlinemin及Vlinemax) 输入交流电频率 最大输出功率(Pout) 预估的效率(eff)：首

3、先我们需要预估系统效率以计算最大输入功率。当没有资料供参考时，一般我们会在低电压输出应用时，效率设在eff = 0.70.75。在高电压输出应用时则设eff = 0.80.85。 以预设的效率可算出输入功率为： 若在多组输出的状况下，每组输出所占之比例系数为： 其中Po(n)为第N组之最大输出，若电源供应器只有单组输出则KL(n) =1，考虑最大输入功率以选用适当的组件（如最适当的FPS）。步骤2决定输入滤波电容容值(CDC)及其电压VDC之范围：最大VDC之涟波电压如下式： 其中Dch是CDC电容充电工作周期如图2所示。一般约为0.2。对全范围电压输入(85265Vrms)，应设定VDCma

4、x为2Vlinemin的1015。 图2：输入滤波电容波形由VDCmax，可知最大及最小之VDC 步骤3决定最大之工作周期比（Dmax）：在连续电流模式（CCM），建议设定之Dmax小于0.5以避免次谐波振荡（sub-harmonic oscillation）。从（6）及（7）式表示输出反射在一次侧之电压（VRO）与MOSFET的最大标称电压（nominal voltage） 得知施加在MOSFET的电压会因Dmax减少而降低。但亦会增加施于二次侧整流二级体之电压。因此在有足够的MOSFET耐压条件下，可尽量设大Dmax之值，一般Dmax为0.45。步骤4决定一次侧之电感值：Flyback电源

5、转换有两种工作模式：连续导通模式（continuous conduction mode，CCM）及不连续导通模式（discotinuous conduction mode，DCM）。工作模式的变换取决于负载电流与输入电压的变化。因此以最大输出电流与最小输入电压为条件设计一次侧之电感。 其中fs为切换频率而KRF是涟波因素如图3所示。在DCM工作模式时，KRF =1；在CCM工作模式时，KRF1。对全范围输入电压，合理之KRF=0.30.5。 而MOSFET的最大峰值电流及均方根电流如（9）及（10）式： 检查MOSFET之最大峰值电流是否低于FPS脉冲电流限流。 图3：MOSFET Drain

6、电流与涟波因素(KRF)步骤5决定适当铁心及一次侧最小绕线圈数：实际上，一开始时，因有许多变量而只能大略的选择铁心。若有制造厂商之选择指南，可参照来选择适当的铁心，若无可参考之资料，则使用（13）之等式作为起点。 如图4所示Aw为铁心窗户面积、Ae为铁心截面积。（单位为mm2） B为在正常工作下磁通密度的变化量（单位为Telsa），对大部分之功率铁氧体磁铁心（ferrite core）来说，值约0.30.35T。根据所选之铁心，避免变压器饱合之一次侧最小圈数如（14）式： 其中Imin为FPS之限流值，Bsat为饱和磁通密度。若无参考资料Bmax可设为0.350.4T。 图4：窗户面积与铁心截

7、面积步骤6决定每一输出之圈数：首先，决定一次侧与用于回授控制之输出二次侧电压之圈数比。 而Np与Ns1各别为一次侧与二次侧作为参考输出电压之绕线圈数。Vo1为输出电压，VF1为位于二次侧二级体之正向导通压降。因此决定Ns1之适当整数圈数值，将可能使Np大于（14）式得到之Npmin。有时Npmin会远大于所求出之值。如此，需要改采较大之铁心。如果因空间限制或价格因素而无法使用较大铁心时，回到步骤4借着增加涟波因素（KRF）来减低Lm，如此一次侧最小圈数值亦会降低。其它输出电压之绕线圈数可由（16）式决定： 而Vcc电源之辅助绕组之匝数为： 其中Vcc*为给Vcc之基准电压、VFA为二级体之顺向

8、偏压。因Vcc会随着负载增加而增加，可设定Vcc*为在Vcc之激活电压值以避免在正常工作时触发过压保护。由于一次侧之绕线圈数决定，则铁心之间隙长度则可如（18）得知： 其中：AL为无间隙之AL值（单位是nH/turns2）步骤7依每组输出均方根电流（rms）大小决定每组之绕线线径：依下式可得知，在二次侧第n组输出之均方根电流如下： 当绕线长大于1公尺时，电流密度基本为5Amm2，若绕线圈数较少时，线长较短则电流密度我们可设在6-10Amm2。避免使用线径大于1mm之绕线以免绕线困难且意会造成严重的涡流损耗。对较大之电流输出，应该使用多心线并绕以减少集肤效应。我们并需要检查铁心窗口面积是否足够容

9、纳这些绕线，由下式可得知所需之窗口面积： 步骤8 根据耐电压与电流规格选择二次侧之整流二级体：第n组输出之最大电压与均方根电流由（21）与（22）获知： 步骤9根据电压与电流涟波选择输出电容：由下列可得到第n组输出电容之涟波电流： 其中Io(n) 为第n组输出之负载电流。此涟波电流必须小于电容之涟波电流规格。由下列可得到第n组输出电容之涟波电压： 其中Co(n) 为第n组输出电容值、 Rc(n) 为第n组输出电容之等效电阻（ESR）。有时因为高ESR，要用一颗电容达到所需之涟波值是不太可能的。因此可另加一组LC滤波器。使用此LC滤波器时，需避免太低的转角频率（corner frequency）

10、，否则可能造成系统振荡或控制频宽太窄。较适当的转角频率约为切换频率的11015。步骤10 设计RCD Snubber： 因snubber线路而耗损之功率如下式： 其中Llk为一次侧漏感、Vsn为snubber 在正常工作时之电容电压、Rsn为snubber电阻。根据此功率损耗，应选择适当额定功率之snubber电阻。而snubber电容的耐压需大于反设电压（VRO）。通常设Vsn比VRO大50100V。在正常工作时之电容电压涟波如（26）式： 通常510的涟波电压是合理的。在瞬时或最大负载情况下之电容电压涟波如（27）式： 因此施于MOSFET之最大电压为： Vdsmax应低于90的MOSFE

11、T额定电压。 图5：MOSFET与Snubber电容之电压一次侧漏感的量测可先将所有其它输出短路，然后读取一次侧电感值得到。得到的漏感值有较大些乃因为二次侧的漏感反设至一次侧。步骤11设计回授回路 图6：控制方块因FPS采用电流控制模式如图6所示，此回授回路形成一个极点（pole）及一个零点（zero）的补偿线路。在连续导通模式（CCM）下，使用PFS之flyback转换器，控制到输出之转换函数如下： 其中VDC为直流输入电压，RL为受控制之输出的总等效负载电阻，定义为Vol2Po。 当转换器有超过一组输出时，直流而低频之控制到输出转换函数与总并联输出等效负载电阻成正比，可以圈数比的平方来调整

12、。因此在（29）式中，使用等效电阻来取代Vol的实际负载电阻。FPS之电压转电流之转换率K定义如下： 其中Ipk是峰值Drain极电流而VFB是既定工作条件下之回授电压。在（29）式中有一个右半平面之零点（wrz），因为右半平面之零点使相位减少90度，交越频率（crossover frequency）需低于右半平面零点之频率。图7显示连续导通模式之flybac转换器因输入电压改变，控制到输出之转换函数之变化。我们可看到系统极点、零点与直流增益随着输入电压而改变。在高输入电压情形下，有最大增益。在低输入电压情形下，有最低之零点。 图7：CCM flyback转换器因输入电压改变，控制到输出之转换

13、函数之变化。图8显示连续导通模式之flybac转换器因负载改变，控制到输出之转换函数之变化。我们可看到低频增益不随负载电流大小改变。而在满载条件下，右半平面零点有最低点。 图8：CCM flyback转换器因负载改变，控制到输出之转换函数之变化在非连续导通模式下，使用PFS之flybac转换器，控制到输出之转换函数如下： 其中： 图9显示非连续导通模式（DCM）之flyback转换器因负载改变，控制到输出之转换函数之变化。与连续导通模式相反，非连续导通模式没有右半平面零点且直流增益不随输入电压而改变。我们可看到除了直流增益外，整个增益在满载时最大。 图9：DCM flyback转换器因负载改变

14、，控制到输出之转换函数之变化。图6回授补偿网络转换函数如下： 其中： 设计回授电路时，当输入电压与负载电流有大范围的变化，是不容易决定最恶劣状况。极点、零点与增益随工作条件移动，甚至转换器随负载电流减少或输入电压增加时，工作模式会从CCM进入DCM。一种简单且实际的方法来处理此问题，就是针对低电压输入及满载条件下设计足够相位与增益空间（Phase Margin & Gain Margin）之回授电路。当在CCM工作模式，在低输入电压且满载条件，有最低右半平面零点。但增益只增加6dB当从低压到高压。因此针对低输入电压与满载条件下设计回授电路，并多保留45度的相位空间可确保任何工作条件下皆能稳定。

15、设计回授回路的程序如下：(a)决定交越频率（fc）。在CCM工作模式，fc设定低于右半平面零点的13，以受降低右半平面零点的影响。在DCM工作模式下，可设定较高频率之fc，因为DCM模式无右半平面零点。(b)当在输出另增LC滤波器时，交越频率应低于LC转角频率的13，因为LC造成-180度相位差。千万不可使fc大于LC转角频率。当fc太接近LC转角频率，控制器应有超过90度的相位空间以忽略滤波器的效应。(c)决定补偿器的直流增益（wiwzc）来消除在fc之控制到输出增益。(d) 补偿器零点（fzc）置于大约fc3位置。(d)补偿器极点（fpc）置于超过3fc位置。 图10：补偿器设计决定回授线路之组件要求：(a)与回授脚连接之电容和过载保护延持有关，VSD为关闭系统之回授电压，Idelay为关闭系统之延持电流。通常Tdelay为10100mS。 (b)电阻Rbias和RD一起搭配光耦合器与KA431，并需提供适当工作电流给KA431以确定足够回授电压振幅。通常KA431之最低阴级端电压与电流分别为2.5V与1mA，因此电阻Rbias和RD应设计来满足下列条件： 其中Vop为光耦合器之二极管顺向压降，基本为1V，IFB为FPS之内部回回授电流，基本为1mA，如Vol=5V，则Rbias1K且RD1.5K。word文档 可自由复制编辑